数字电路 数字电路在两种性质不同的电平信号一一高电 平和低电平下工作。逻辑高电平用二进制数字1表 示,逻辑低电平用二进制0表示。数字电路与计算 机和计算器等逻辑器件有关。其他数字逻辑器件包 括:时钟、手柄式电脑游戏以及条形码阅读器。数 字器件可用于测量并控制事件结果:要求既有开/ 关型命令,又能受模拟线性电路分立增量变化的控 制。这也正是今天区别模拟器件和数字器件如此困 难的原因所在。高低电平准确数值取决于特别的器 件技术。下面是两个逻辑电平的例子 逻辑类型高电平=1 低电平=0 TTL 5 VDC O0 VDC CMOS 35VDC O0 VDC 半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda • 数字电路 数字电路在两种性质不同的电平信号－－高电 平和低电平下工作。逻辑高电平用二进制数字1表 示，逻辑低电平用二进制0表示。数字电路与计算 机和计算器等逻辑器件有关。其他数字逻辑器件包 括：时钟、手柄式电脑游戏以及条形码阅读器。数 字器件可用于测量并控制事件结果：要求既有开/ 关型命令，又能受模拟线性电路分立增量变化的控 制。这也正是今天区别模拟器件和数字器件如此困 难的原因所在。高低电平准确数值取决于特别的器 件技术。下面是两个逻辑电平的例子： 逻辑类型 高电平＝1 低电平＝0 TTL 5 VDC 0.0 VDC CMOS 3.5VDC 0.0 VDC
无源元件结构 在电路中电阻和电容都是无源元件。因为这些元 件无论怎样和电源连接,它们都能传输电流。例 如,一个电阻无论是与电源的正极还是负极连接 ,它都能传输同样的电流。 集成电路电阻结构 集成电路中的电阻可以通过金属膜、掺杂的 多晶硅,或者通过杂质扩散到衬底的特定区域产 生。这些电阻是微结构,因此它们只占用衬底很 小的区域。电阻和芯片电路的连接是通过与导电 金属(如铝、钨等)形成接触实现的(见下图) 半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda 无源元件结构 • 在电路中电阻和电容都是无源元件。因为这些元 件无论怎样和电源连接，它们都能传输电流。例 如，一个电阻无论是与电源的正极还是负极连接 ，它都能传输同样的电流。 • 集成电路电阻结构 集成电路中的电阻可以通过金属膜、掺杂的 多晶硅，或者通过杂质扩散到衬底的特定区域产 生。这些电阻是微结构，因此它们只占用衬底很 小的区域。电阻和芯片电路的连接是通过与导电 金属（如铝、钨等）形成接触实现的(见下图）
Examples of Resistor Structures in ICs Metal contact Film type resistor Metal contact SiO dielectric material SiO dielectric material 半导体制造技术 by Michael Quirk and Julian Serda Figure 3.1 电信学院微电子教研室
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda Examples of Resistor Structures in ICs Metal contact Film type resistor SiO2, dielectric material Metal contact SiO2, dielectric material Figure 3.1
寄生电阻结构 寄生电阻是在集成电路元件设计中产生的多 余电阻。它存在于器件结构中是因为器件的尺寸 形状、材料类型、掺杂种类以及掺杂数量。寄 生电阻不是我们所需要的,因为它会降低集成电 路器件的性能。下图表示了晶体管中寄生电阻的 位置。 寄生电阻是可积累的,这意味着一串电阻总 的效应比单个电阻大。在集成电路器件中。这些 寄生电阻的影响成为能否降低芯片上器件特征尺 寸的关键因素。随着集成度的提高,电阻将会增 加,是电性能总体下降。为此设计者可选用低电 阻金属作为接触层和特别工艺设计以减小有源器 件的体(buk)电阻。 半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda 寄生电阻结构 寄生电阻是在集成电路元件设计中产生的多 余电阻。它存在于器件结构中是因为器件的尺寸 、形状、材料类型、掺杂种类以及掺杂数量。寄 生电阻不是我们所需要的，因为它会降低集成电 路器件的性能。下图表示了晶体管中寄生电阻的 位置。 寄生电阻是可积累的，这意味着一串电阻总 的效应比单个电阻大。在集成电路器件中。这些 寄生电阻的影响成为能否降低芯片上器件特征尺 寸的关键因素。随着集成度的提高，电阻将会增 加，是电性能总体下降。为此设计者可选用低电 阻金属作为接触层和特别工艺设计以减小有源器 件的体（bulk）电阻
Cross Section of parasitic Resistances in a Transistor Base Emitter Collector Metal contact resistance RCB Bulk resistance p Substrate 半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda Figure 3.2
半导体制造技术 电信学院微电子教研室 by Michael Quirk and Julian Serda Cross Section of Parasitic Resistances in a Transistor REC RBB REB RBC RCC RCB Metal contact resistance Bulk resistance n + n + p - Base Emitter Collector p - Substrate Figure 3.2