0 0 0 0 由表42.1可写出各输出函数表达式 Yo=El Y= ElAB Y2=ELAB Y,=ElAB 用门电路实现2线—4线译码器的逻辑电路如图42.1所示 图4212线一4线译码器逻辑图 集成译码器 1.二进制译码器74138 74138是一种典型的二进制译码器,其逻辑图和引脚图如图4.22所示。它有3个输入端 A2、A1、Ao,8个输出端》~Y7,所以常称为3线—8线译码器,属于全译码器。输出为低电平 有效,G1、GA和G2B为使能输入端
1 × × 0 0 0 0 0 1 0 1 0 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 由表4.2.1可写出各输出函数表达式： Y0 = EIAB Y1 = EI AB Y2 = EIAB Y3 = EIAB 用门电路实现2线—4线译码器的逻辑电路如图4.2.1所示。 1 1 1 A B EI & & & & Y0 Y1 Y2 Y3 图4.2.1 2线—4线译码器逻辑图 二． 集成译码器 1.二进制译码器74138 74138是一种典型的二进制译码器，其逻辑图和引脚图如图4.2.2所示。它有3个输入端 A2、A1、A0，8个输出端Y0~Y7，所以常称为3线—8线译码器，属于全译码器。输出为低电平 有效，G1、G2A和G2B为使能输入端
Yo Y Y2 Y3 38集成译码器逻辑图 表4223线一8线译码器74138功能表 000 010 0 0 2.8421BCD译码器7442(自学) 三.译码器的应用 1.译码器的扩展 利用译码器的使能端可以方便地扩展译码器的容量。图4.2.4所示是将两片74138扩展为4 线16线译码器 其工作原理为:当E=1时,两个译码器都禁止工作,输出全1:当E=0时,译码器工作。 这时,如果A3=0,高位片禁止,低位片工作,输出Y~Y由输入二进制代码A2440决定:如 果A3=1,低位片禁止,高位片工作,输出Y8~Y1s由输入二进制代码AAAo决定。从而实现了 4线一16线译码器功能
& & & & Y4 Y5 Y6 Y 3 7 & 2 & & Y 0 & Y1 Y Y A0 G1 G2 A G2 B A1 A2 & 1 1 1 1 1 1 1 （a） 图4.2.2 74138集成译码器逻辑图 表4.2.2 3线—8线译码器74138功能表 输 入 输 出 G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 × 1 × × × 1 0 × × 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 × × × × × × × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 2.8421BCD译码器7442（自学） 三． 译码器的应用 1．译码器的扩展 利用译码器的使能端可以方便地扩展译码器的容量。图4.2.4所示是将两片74138扩展为4 线—16线译码器。 其工作原理为：当E＝1时，两个译码器都禁止工作，输出全1；当E＝0时，译码器工作。 这时，如果A3=0，高位片禁止，低位片工作，输出Y0～Y7由输入二进制代码A2AlA0决定；如 果A3=1，低位片禁止，高位片工作，输出Y8～Y15由输入二进制代码A2AlA0决定。从而实现了 4线—16线译码器功能
Ys Y14 Y11 Yio Y. obbo 74138(2) 74138(1) G 图424两片74138扩展为4线一16线译码器 2.实现组合逻辑电路 由于译码器的每个输出端分别与一个最小项相对应,因此辅以适当的门电路,便可实现 任何组合逻辑函数 例4.2.1试用译码器和门电路实现逻辑函数 L=AB+BC+AC 解:(1)将逻辑函数转换成最小项表达式,再转换 成与 非一与非形式。 L= ABC +ABC+ABC +ABC=m3+ms+m6+mm7 (2)该函数有三个变量,所以选用线一8线译码「与1的1器 74138 用一片74138加一个与非门就可实现逻辑函数L,逻 74138 辑图 如图42.5所示 例4.2.2某组合逻辑电路的真值表如表424所示, ABC试用 译码器和门电路设计该逻辑电路 图4.2.5例4.2.1逻辑图 解:(1)写出各输出的最小项表达式,再转换成与 与非形式。 L= ABC +ABC+ABC +ABC = m, +m,+m, +m, m,m-m.m F=ABC +ABC+ ABC =ms+ms +ms =m3. msm G=ABC +ABC +ABC+ABC mo+m2+m4 +ms= mo- mym4- ms (2)选用3线—8线译码器74138。设A=A2、B=A1、C=A0。将L、F、G的逻辑表达式与74138 的输出表达式相比较,有 L F=y3Ys·}6 G=}0·Y2Y4Y6 用一片74138加三个与非门就可实现该组合逻辑电路,逻3655,辑图 如图426所示。 y, 6Y Y, 74138 图4.2.6例4.2.2逻辑图
G1 G2 AG2 B 74138(2) 0 A 2 A1 A G1 G2 AG2 B 74138(1) A 1 2 A A0 1 A2 A 1 0 A3 A E 6 2 1 0 Y Y1 4 1 2 Y1 0 Y9 Y7 Y Y5 Y4 Y3 Y Y Y Y 1 5 Y1 3Y 1 1 Y7 Y Y Y 2 Y Y 6 5 4 3 Y 1 0 Y 5 Y 7 Y Y Y Y Y 6 5 4 3 1 0 Y Y Y8 图4.2.4 两片74138扩展为4线—16线译码器 2．实现组合逻辑电路 由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现 任何组合逻辑函数。 例4.2.1 试用译码器和门电路实现逻辑函数 L = AB + BC + AC 解：（1）将逻辑函数转换成最小项表达式，再转换 成 与 非—与非形式。 L = ABC + ABC + ABC + ABC=m3+m5+m6+m7 = m3 m5 m6 m7 （2）该函数有三个变量，所以选用3线—8线译码 器 74138。 用一片74138加一个与非门就可实现逻辑函数L，逻 辑 图 如图4.2.5所示。 例4.2.2 某组合逻辑电路的真值表如表4.2.4所示， 试 用 译码器和门电路设计该逻辑电路。 解：（1）写出各输出的最小项表达式，再转换成与 非 — 与非形式。 L = ABC + ABC + ABC + ABC m1 m2 m4 m7 m1 m2 m4 m7 = + + + = F = ABC + ABC + ABC m3 m5 m6 m3 m5 m6 = + + = G = ABC + ABC + ABC + ABC m0 m2 m4 m6 m0 m2 m4 m6 = + + + = （2）选用3线—8线译码器74138。设A=A2、B=A1、C=A0。将L、F、G的逻辑表达式与74138 的输出表达式相比较，有： L Y1 Y2 Y4 Y7 = F Y3 Y5 Y6 = G Y0 Y2 Y4 Y6 = 用一片74138加三个与非门就可实现该组合逻辑电路，逻 辑 图 如图4.2.6所示。 3 1 1 2 Y G Y Y 74138 A 0 5 0 Y 2A G G Y 7 1 Y Y2 Y 4 A 6 A 2B 1 0 0 A B C 图4.2.6 例4.2.2逻辑图 G F L 1 G 0 A 74138 1 G2A 2B 2 G A A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 1 0 0 A B C L 图4.2.5 例4.2.1逻辑图