存储器和可编程 逻辑器件 5方 )《总目录)退出
存储器和可编程 逻辑器件 > 总目录 退出
存储器和可编程逻辑器件 只读存储器 随机存取存储器 存储器容量的扩展 PLD电路 现场可编程逻辑阵列(FPLA) 可编程阵列逻辑(PAL) 通用阵列逻辑(GAL) ⊙《总目录)退出
> 退出 存储器和可编程逻辑器件 现场可编程逻辑阵列（FPLA） 随机存取存储器 存储器容量的扩展 PLD电路 只读存储器 可编程阵列逻辑（PAL） 通用阵列逻辑（GAL） < 总目录
半导体存储器 只读存储器(ROM) ROM的结构 存储矩阵 w 地 Ao 信息单元4-址n 地 (字) 码 圣 A咬“4 存储矩阵 存储单元 R R R R 三态控制 输出缓冲器 三态控制 输出缓冲器 D, D2 D Do ROM的基本结构 二极管ROM的结构图 目录)()()(总目录)《退出
半导体存储器 只读存储器（ROM） ROM的结构 地 址 译 码 器 存储矩阵 输出缓冲器 Dm－1 D0 W0 W1 W2 －1 n A0 A1 An－1 三态控制 信息单元 (字) 存储单元 … … … … … 地 址 译 码 器 W0 W1 W2 W3 R R R R 输出缓冲器 D3 D2 D1 D0 D3 D2 D1 D0 三态控制 存储矩阵 A1 A0 ′ ′ ′ ′ ROM的基本结构 二极管ROM的结构图 < > 退出 1 目录 总目录
ROM的数据表 地址 数据 A1 Ao D3 D2 D1 Do 00100 在二极管ROM结构中, 1010 W0=A1A0、W1=A1A0 W2=A1A0、W3=A1Ao 因此: D3= ALAo AlAo D3=Wo+W2 D2= AlAo AlAo Alao D2=W1+W2+W3 DI= ALAO+ AlAo D1=W1+W2 Do= AlAo alAo+ alao Do=Wo+W1+W3 目录)()(>(总目录)退出
地址 数据 A1 A0 D3 D2 D1 D0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 1 ROM的数据表 D3 = A1A0 + A1A0 D2 = A1A0 + A1A0 + A1A0 D1 = A1A0 + A1A0 D0 = A1A0 + A1A0 + A1A0 在二极管ROM结构中， W0=A1A0、W1=A1A0、 W2=A1A0、W3=A1A0， 因此： D3=W0+W2 D2=W1+W2+W3 D1=W1+W2 D0=W0+W1+W3 目录 < > 总目录 退出
(1)ROM的阵列图 (2)ROM的阵列框图 W。W,W,W A 与阵列 与阵列 WW 或阵列 或阵 列 DDDD 目录)()()(总目录)《退出
与阵列 或阵列 W0 W1 W2 －1 n Dm－1 D0 … … … An－1 A0 1 W0 W1 W2 W3 D3 D2 D1 D0 A1 A0 1 与 阵 列 或 阵 列 ⑴ROM的阵列图 ⑵ROM的阵列框图 目录 < > 总目录 退出