第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点 ①多总线的哈佛结构 >8套16位的地址总线和数据总线:PAB, PB, DAB DB, CAB. CB EAB EB 实现cPU与片内存储器的数据交换。 >1套外设总线 通过6通道的直接存储器访间(DMA可以 实现与片内外设的数据传送
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ① 多总线的哈佛结构 ➢ 8套16位的地址总线和数据总线： PAB, PB, DAB, DB, CAB, CB, EAB, EB ➢ 1套外设总线 实现CPU与片内存储器的数据交换。 通过6通道的直接存储器访问(DMA)可以 实现与片内外设的数据传送。 6
第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点 ②cPU内核 >1个算术逻辑运算单元(ALU) >2个40位的累加器(AccA、AcCB) >1个40位的桶形移位器 >1个乘累加单元MAc)(17×17位+40位加法) >1个比较、选择、存储单元(cSSU)用于维特比算法 >1个硬件指数编码器 >2个地址生成器(程序地址和数据地址):包括辅助 寄存器运算单元ARAU0、ARAU1和AR0~AR77
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ② CPU内核 ➢ 1个算术逻辑运算单元(ALU) ➢ 2个40位的累加器(ACCA、ACCB) ➢ 1个40位的桶形移位器 ➢ 1个乘-累加单元(MAC) (17×17位+40位加法) ➢ 1个比较、选择、存储单元(CSSU)用于维特比算法 ➢ 1个硬件指数编码器 ➢ 2个地址生成器（程序地址和数据地址）:包括辅助 寄存器运算单元ARAU0、ARAU1和AR0~ AR7 7
第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点 ③片内存储空间 双口 DARAM:单周期内可进行一次读取和一次写入操作 单口 SARAM:单周期内只能进行一次读/写访问 ④片外可扩展的最大存储空间 >64千字~8兆字的程序存储器 >64千字的数据存储器 >64千字的MO空间
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ③片内存储空间 ➢双口DARAM：单周期内可进行一次读取和一次写入操作 ➢单口SARAM：单周期内只能进行一次读/写访问 ④片外可扩展的最大存储空间 ➢64千字~8兆字的程序存储器 ➢64千字的数据存储器 ➢64千字的I/O空间 8
第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点 ⑤片内外设 >时钟发生器 可编程定时器 >多缓冲串行口( MCBSP) >并行主机接口HP >DMA控制器 软件可编程等待状态发生器 可编程分区转换逻辑电路 >通用数字Wo口(GP|o) >片内仿真接口JTAG
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ⑤ 片内外设 ➢时钟发生器 ➢可编程定时器 ➢多缓冲串行口(McBSP) ➢并行主机接口(HPI) ➢DMA控制器 ➢软件可编程等待状态发生器 ➢可编程分区转换逻辑电路 ➢通用数字I/O口(GPIO) ➢片内仿真接口JTAG 9
第2章TMS320c54X的硬件结构及原理 21芯片内部结构及特点 ⑥灵活寻址方式与适于信号处理的指令系统 >各种操作类型的指令 >硬件重复机制 位倒序寻址方式 >循环寻址方式 ⑦低功耗工作 节电模式DLEⅠ、IDLE2和DLE3 >18V内核供电(Vc5402)和33VO口 供电(参照P328—P333设计电源电路) 10
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ⑥灵活寻址方式与适于信号处理的指令系统 ➢各种操作类型的指令 ➢硬件重复机制 ➢位倒序寻址方式 ➢循环寻址方式 ➢节电模式─IDLEl、IDLE2和IDLE3 ➢1.8V内核供电（VC5402）和3.3VI/O口 供电(参照P328－P333设计电源电路) ⑦ 低功耗工作 10