3.ICETEK-VC5509-AE评估板原理框图（参见图1-3）： 电源管理：TPS767D301 TMS320VC5509APGE JTAG SDRAM:4M*16bit JTAG PORT 片上资源： 数据 2路，10bit 主频：400MPS,双核 FLASH:8Mbit 地址 A/D RAM:128K*16bit 控制 ROM:32K*16bit 扩展DSP引脚： USB(U I/O USB P1,P2,P3,P4 SB板) McBSP D/A:2路，8bit 寄存器组 2路音频信号输入 发光管 AIC23 CPLD 2路音频信号输出 拨档开关 LED RS232 TL16C550 全局变量 图13 ICETEK-VC5509-AE原理框图 4
3．ICETEK–VC5509-AE 评估板原理框图（参见图 1-3）： 图 1-3 ICETEK–VC5509-AE 原理框图 TMS320VC5509APGE JTAG PORT 片上资源: 主频:400MIPS,双核 A/D RAM:128K*16bit ROM:32K*16bit USB McBSP DSP 总线 SDRAM:4M*16bit FLASH:8Mbit 扩展 DSP 引脚: P1，P2，P3，P4 D/A:2 路,8bit CPLD LED 数据 地址 控制 I/O AIC23 RS232 TL16C550 2 路音频信号输入 2 路音频信号输出 JTAG 2 路,10bit USB(U SB 板) 电源管理：TPS767D301 寄存器组 发光管 拨档开关 全局变量 4
第三章接插件位置和拨档开关设置 ● U5四路拨档开关设置： U5-1、U5-2、U5-3和U5-4分别按顺序对应连接TMS320VC5509DSP的GPIO0-GPIO3,当 DSP在复位时读取这四个引脚上的状态确定使用哪一种启动模式。如表1-1所示： 表1-1TMS320VC5509DSP的Bootloader模式及ICETEK-VC5509-AE的设置 开关定义 (U5-1) (U5-2) (U5-3) (U5-4) 说明 0(on) 1(off) 0(on) 0(on) 来自于Mcbsp0的串行EEPROM引导方式 (24bit地址) 0(on) 0(on) 1(of的 0(on) USB接口引导方式 0(on) 1(off) 0(on) 1(of的 EHPI(多元引导)方式 0(on) 0(on) 1(of的 1(off) EHPI(非多元引导)方式 设置 1(of的 0(on) 0(on) 0(on) 来自于外部16bt异步内存的引导方式 来自于Mcbsp0的串行EEPROM引导方式 1(of的 1(off) 0(on) 0(on) (16bit地址) 1(of0 1(o0 1(of0 0(on) 并行EMF引导方式(16bit异步内存) 1(of) 0(on) 1(off) 1(of)） 来自Mcbsp0同步串行引导方式(16bit数据) 1(off) 1(off) 1(off) 1(of的 来自Mcbsp0同步串行引导方式(8bit数据) 器件引脚 GPIOO GPIO1 GPIO2 GPIO3 注：斜体部分是缺省设计，在实验中将会使用到 U4:四路用户可控状态开关，当用户改变这些可控开关的状态时，DSP可以检测到相应的 状态，这一开关是位可控的，具体的设计详见第一部分第六章：“ICETEK-VC5509-AE评 估板/O寄存器的设计和使用”。 TAG仿真插头：这是标准的DSP仿真接口，14芯，具有一个空脚是为了防插反而设计的。 ICETEK-VC5509-AE板具有一个14根引脚的接口，我们可以通过这个JTAG接口对TI生 产的DSP芯片进行仿真（参见图1-4）。 5
第三章 接插件位置和拨档开关设置 U5 四路拨档开关设置： U5-1、U5-2、U5-3 和 U5-4 分别按顺序对应连接 TMS320VC5509DSP 的 GPIO0-GPIO3，当 DSP 在复位时读取这四个引脚上的状态确定使用哪一种启动模式。如表 1-1 所示： 表 1-1 TMS320VC5509DSP 的 Bootloader 模式及 ICETEK–VC5509-AE 的设置 开关定义 (U5-1) (U5-2) (U5-3) (U5-4) 说明 设置 0(on) 1(off) 0(on) 0(on) 来自于 Mcbsp0 的串行 EEPROM 引导方式 （24bit 地址） 0(on) 0(on) 1(off) 0(on) USB 接口引导方式 0(on) 1(off) 0(on) 1(off) EHPI（多元引导）方式 0(on) 0(on) 1(off) 1(off) EHPI（非多元引导）方式 1(off) 0(on) 0(on) 0(on) 来自于外部 16bit 异步内存的引导方式 1(off) 1(off) 0(on) 0(on) 来自于 Mcbsp0 的串行 EEPROM 引导方式 （16bit 地址） 1(off) 1(off) 1(off) 0(on) 并行 EMIF 引导方式（16bit 异步内存） 1(off) 0(on) 1(off) 1(off) 来自 Mcbsp0 同步串行引导方式（16bit 数据） 1(off) 1(off) 1(off) 1(off) 来自 Mcbsp0 同步串行引导方式（8bit 数据） 器件引脚 GPIO0 GPIO1 GPIO2 GPIO3 注：斜体部分是缺省设计，在实验中将会使用到 U4：四路用户可控状态开关，当用户改变这些可控开关的状态时，DSP 可以检测到相应的 状态，这一开关是位可控的，具体的设计详见第一部分第六章：“ICETEK–VC5509-AE 评 估板 I/O 寄存器的设计和使用”。 JTAG 仿真插头：这是标准的 DSP 仿真接口，14 芯，具有一个空脚是为了防插反而设计的。 ICETEK–VC5509-AE 板具有一个 14 根引脚的接口，我们可以通过这个 JTAG 接口对 TI 生 产的 DSP 芯片进行仿真（参见图 1-4）。 5
TMS 1 2 TRST- TDI 3 4 GND Header Dimensions PD(+5V) 5 6 no pin (key) Pin-to-Pin spacing,0.100 in.(X,Y) TDO 7 8 GND Pin width,0.025-in.square post TCK-RET 9 10 GND Pin length,0.235-in.nominal TCK 11 12 GND EMUO 13 14 EMU1 Figure JTAG Connector Pinout 图1-4JTAG口的接口标准 音频插座：该插座共有4个接头，J5,J6,J7,J8: J8:stereo out,音频输出，立体声，主要用于LINE OUT输出设计，无增益，输出必须连 接有源音箱： J7:phone,音频输出，立体声，耳机输出，带增益，可以连接耳机，无源和有源音响等设 备： J6:stereo in,设计为立体声输入： J5:stereo in,设计为单声道输入，可以直接和麦克风连接： ●D1-D4用户可控指示灯：这4个指示灯是由DSP的一个控制寄存器控制的，具体的设计见 第一部分第六章：“ICETEK-VC5509-AE评估板IVO寄存器的设计和使用”。 ·复位按钮：在系统出现死机，程序不按照预定程式工作时，可以按下此按键。 ●+5V,电源插座：尽管DSP需要双电源工作，由于板上已经设计有电源管理器件，因此 这里只需要单一+5V电源输入即可。 标准RS-232接口，ICETEK-VC5509-AE上的串口是通过一个串口专用器件TL16C550和 串口的驱动器件共同实现的，实现原理详见参考文档[1]中：“标准串口TL16C550编程指 南”。串口的物理设计是一个标准的9针插头，具体定义见图1-5： Pin# PC(female) SD EVM 2 Rx,input Tx,output 3 Tx,output Rx,input 4 DTR,output Reset/CTS. input 5 GND GND 8 CTS,input RTS,output 图1-5串口引脚描述 ●扩展总线接口P1,P2,P3,P4:这部分是为DSP的二次开发准备的，每个引脚的定义详 见第一部分第四章：“二次开发扩展总线(P1,P2,P3,P4)的定义与应用”。 ●USB接口，符合USB2.0规范。 1.参考文档：北京瑞泰创新科技有限责任公司.ICETEK-VC5509-AE评估板及教学实验箱实验指导书-V5版 6
图 1-4 JTAG 口的接口标准 音频插座：该插座共有 4 个接头，J5，J6，J7，J8； J8：stereo out，音频输出，立体声，主要用于 LINE OUT 输出设计，无增益，输出必须连 接有源音箱； J7：phone，音频输出，立体声，耳机输出，带增益，可以连接耳机，无源和有源音响等设 备； J6：stereo in，设计为立体声输入； J5：stereo in，设计为单声道输入，可以直接和麦克风连接； D1-D4 用户可控指示灯：这 4 个指示灯是由 DSP 的一个控制寄存器控制的，具体的设计见 第一部分第六章：“ICETEK–VC5509-AE 评估板 I/O 寄存器的设计和使用”。 复位按钮：在系统出现死机，程序不按照预定程式工作时，可以按下此按键。 ＋5V，电源插座：尽管 DSP 需要双电源工作，由于板上已经设计有电源管理器件，因此 这里只需要单一+5V 电源输入即可。 标准 RS-232 接口，ICETEK–VC5509-AE 上的串口是通过一个串口专用器件 TL16C550 和 串口的驱动器件共同实现的，实现原理详见参考文档[1]中:“标准串口 TL16C550 编程指 南”。串口的物理设计是一个标准的 9 针插头，具体定义见图 1-5： 图 1-5 串口引脚描述 扩展总线接口 P1，P2，P3，P4：这部分是为 DSP 的二次开发准备的，每个引脚的定义详 见第一部分第四章：“二次开发扩展总线（P1，P2，P3，P4）的定义与应用”。 USB 接口，符合 USB2.0 规范。 1.参考文档:北京瑞泰创新科技有限责任公司.ICETEK-VC5509-AE 评估板及教学实验箱实验指导书-V5版 6
第四章二次开发扩展总线(P1,P2,P3,P4)的定义与应用 关于P1,P2,P3,P4的物理定义和位置图，详见第一部分第二章的图1-1，这里给出这 些引脚的功能定义： 下图的特征列中： *:表示是DSP器件直接输出的引脚： #:表示是DSP经过扩展或缓冲输出的引脚： §：表示是DSP经过CPLD的输出信号。 表1-2外围控制接口P1 PIN Signal 说明 特征 PIN Signal 说明 特征 1 VCC 电源 米 2 VCC 电源+5V 3 TOUT 定时器输出 × J GPIOO IO 6 GPIO1 IO 7 GPIO2 IO 8 GPIO3 I/O 0 GPIO4 IO 10 GPIO6 I/O 11 GPIO7 I/O 12 13 14 15 16 17 GND 数字地 18 GND 数字地 19 XF 通用输出引脚 20 21 22 23 24 25 26 27 28 29 30 31 32 33 GND 数字地 34 GND 数字地 GPIO:通用输入输出引脚 >
第四章 二次开发扩展总线（P1，P2，P3，P4）的定义与应用 关于 P1，P2，P3，P4 的物理定义和位置图，详见第一部分第二章的图 1-1，这里给出这 些引脚的功能定义: 下图的特征列中： *：表示是 DSP 器件直接输出的引脚； #：表示是 DSP 经过扩展或缓冲输出的引脚； §：表示是 DSP 经过 CPLD 的输出信号。 表 1-2 外围控制接口 P1 PIN Signal 说明 特征 PIN Signal 说明 特征 1 VCC 电源 * 2 VCC 电源+5V 3 TOUT 定时器输出 * 4 5 GPIO0 I/O * 6 GPIO1 I/O * 7 GPIO2 I/O * 8 GPIO3 I/O * 9 GPIO4 I/O * 10 GPIO6 I/O * 11 GPIO7 I/O * 12 13 14 15 16 17 GND 数字地 18 GND 数字地 19 XF 通用输出引脚 * 20 21 22 23 24 25 26 27 28 29 30 31 32 33 GND 数字地 34 GND 数字地 GPIO：通用输入输出引脚 7
表1-3外围控制接口P2 PIN Signal 说明 特征 PIN Signal 说明 特征 1 VCC 电源+5V 2 VCC 电源+5V 3 4 5 ADIN2 AD输入 6 ADIN3 AD输入 7 8 9 10 11 12 13 14 15 16 17 AGND 模拟地 18 AGND 模拟地 19 20 21 22 23 ADINO AD输入 24 ADINI AD输入 25 DACOUTI DA输出 # 26 DACOUT2 DA输出 # 27 DACOUT3 DA输出 28 DACOUT4 DA输出 # 29 30 31 32 INT4 中断信号 33 AGND 模拟地 34 AGND 模拟地 表1-4 外围控制接口P3 PIN Signal 说明 特征 PIN Signal 说明 特征 1 A0 地址总线 2 Al 地址总线 部 3 A2 地址总线 4 A3 地址总线 部 5 A4 地址总线 6 A5 地址总线 7 A6 地址总线 e A7 地址总线 9 A8 地址总线 10 A9 地址总线 11 A10 地址总线 12 A11 地址总线 13 A12 地址总线 14 A13 地址总线 15 EA14 地址总线 S 16 EA15 地址总线 S 17 GND 数字地 18 GND 数字地 19 IODO 数据总线 # 20 IODI 数据总线 # 21 IOD2 数据总线 # 22 IOD3 数据总线 # 23 IOD4 数据总线 井 24 IOD5 数据总线 # 25 IOD6 数据总线 # 26 IOD7 数据总线 # 27 IOD8 数据总线 # 28 IOD9 数据总线 # 29 IOD10 数据总线 # 30 IOD11 数据总线 # 31 IOD12 数据总线 # 32 IOD13 数据总线 # 33 IOD14 数据总线 # 34 IOD15 数据总线 8
表 1-3 外围控制接口 P2 PIN Signal 说明 特征 PIN Signal 说明 特征 1 VCC 电源+5V 2 VCC 电源+5V 3 4 5 ADIN2 AD 输入 * 6 ADIN3 AD 输入 * 7 8 9 10 11 12 13 14 15 16 17 AGND 模拟地 18 AGND 模拟地 19 20 21 22 23 ADIN0 AD 输入 * 24 ADIN1 AD 输入 * 25 DACOUT1 DA 输出 # 26 DACOUT2 DA 输出 # 27 DACOUT3 DA 输出 # 28 DACOUT4 DA 输出 # 29 30 31 32 INT4 中断信号 * 33 AGND 模拟地 34 AGND 模拟地 表 1-4 外围控制接口 P3 PIN Signal 说明 特征 PIN Signal 说明 特征 1 A0 地址总线 * 2 A1 地址总线 * 3 A2 地址总线 * 4 A3 地址总线 * 5 A4 地址总线 * 6 A5 地址总线 * 7 A6 地址总线 * 8 A7 地址总线 * 9 A8 地址总线 * 10 A9 地址总线 * 11 A10 地址总线 * 12 A11 地址总线 * 13 A12 地址总线 * 14 A13 地址总线 * 15 EA14 地址总线 § 16 EA15 地址总线 § 17 GND 数字地 18 GND 数字地 19 IOD0 数据总线 # 20 IOD1 数据总线 # 21 IOD2 数据总线 # 22 IOD3 数据总线 # 23 IOD4 数据总线 # 24 IOD5 数据总线 # 25 IOD6 数据总线 # 26 IOD7 数据总线 # 27 IOD8 数据总线 # 28 IOD9 数据总线 # 29 IOD10 数据总线 # 30 IOD11 数据总线 # 31 IOD12 数据总线 # 32 IOD13 数据总线 # 33 IOD14 数据总线 # 34 IOD15 数据总线 # 8