VHDL语言的基本结构 VHDL语言的基本结构: 库说明+包集合+实体+构造体+(配置) 库:用来存放已经编译的实体、构造体、包集合和配置。 库一般可由用户产生或者由ASIc芯片制造商提供。 包集合:存放眢设计模块都能共享的数据类型、常数和子程序。 实体:系统的外部接口关系。 构造体:描述系统内部的结构和行为。 配置:用于从库中选取所需的单元,来组成系统设计的不同版本。 《总目录)《退出
11 VHDL语言的基本结构 VHDL 语言的基本结构： 库说明＋包集合＋实体＋构造体＋（配置） 库：用来存放已经编译的实体、构造体、包集合和配置。 库一般可由用户产生或者由ASIC芯片制造商提供。 包集合：存放各设计模块都能共享的数据类型、常数和子程序。 实体：系统的外部接口关系。 构造体：描述系统内部的结构和行为。 配置：用于从库中选取所需的单元，来组成系统设计的不同版本。 > 总目录 退出
VHDL语言的基本单元 VHDL语言的基本单元 :VHDL语言描述方法 B 电原理图的描述方式,其中ab是 输入,c是输出,C=AB 如果用VHDL语言来描述此电路 构造体 实体 实体描述输入、输出 C C=AB 构造体描述功能。 ENTITY ARCHITECTURE 实体+构造体=基本单元 《总目录)《退出
12 VHDL语言的基本单元 VHDL语言的基本单元 一：VHDL语言描述方法 电原理图的描述方式，其中a,b是 输入，c是输出，C=AB。 如果用VHDL 语言来 描述此电路 ： 实体描述输入、输出， 构造体描述功能。 实体＋构造体＝基本单元 > 总目录 退出
二:实体说明 ENTITY实体名字IS PoRT(端口名,…); END实体名; 说明:1:实体名可用英文字母、数字、下划线表示,名字开头 只能为英文字母,结尾不能用下划线。 2:PoRT(端口名:方向数据类型); 端口名与实体名命名规则相同。 方向:IN表示输入 oUT表示输出 INOUT表示输入输出 BUFFER表示输出端带有反馈类型。 《总目录)《退出
13 二：实体说明 ENTITY 实体名字 IS PORT (端口名，…）； END 实体名； 说明： 1：实体名可用英文字母、数字、下划线表示 ，名字开头 只能为英文字母，结尾不能用下划线。 2：PORT(端口名：方向 数据类型）； 端口名与实体名命名规则相同。 方向： IN 表示输入 OUT 表示输出 INOUT 表示输入输出 BUFFER 表示输出端带有反馈类型。 > 总目录 退出
数据类型:与一般高级语言类似,有许多种,但一般常使用两种。 BT:位 BIT VECTOR位矢量 表示数据总线D0--D7的数据类型 BIT VECTOR( DOWNTO O 《总目录)《退出
14 数据类型：与一般高级语言类似，有许多种，但一般常使用两种。 BIT ：位 BIT_VECTOR :位矢量 表示数据总线 D0---D7的数据类型 BIT_VECTOR(7 DOWNTO 0); > 总目录 退出
例: LIBRARY EEE; USE IEEESTD LOGIC 1164.ALL ENTITY and2 s PORT (a, b: IN BIT; C: OUT BIT); END and2 ARCHITECTURE rt oF and2 s BEGIN c<=a and b End rt 大写保留字 小写名称 VHDL语言对大写小写无区分, 大写小写有利于阅读。 《总目录)《退出
15 例：LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY and2 IS PORT (a,b:IN BIT；c:OUT BIT); END and2; ARCHITECTURE rtl OF and2 IS BEGIN c<=a AND b; END rtl; 大写 保留字 小写 名称 VHDL语言对大写小写无区分， 大写小写有利于阅读。 > 总目录 退出