⊙海南大学 33CMOS门电路 HAINAN UNIVERSITY Von=+50V Vn=+5.0V 拉电流lon Q2(Pmos Vour=H Z OU A QL(NMOS 4 VDD=+5.0 0 o(L)off on 5.0(H) VN=H口 ○ 灌电流 OL 5.0(H)on off 0.0L) 信息科学技术学院 Digital Electronics Technology 2021/2/2
Digital Electronics Technology 2021/2/2 3.3 CMOS门电路 A VDD=+5.0V Z Q2 (PMOS) Q1 (NMOS) VIN Q1 Q2 VOUT 0.0(L) off on 5.0(H) VDD=+5.0V VIN=L VOUT=H VDD=+5.0V VIN=H VOUT=L 5.0(H) on off 0.0(L) 拉电流IOH 灌电流IOL
⊙海南大学 33CMOS门电路 HAINAN UNIVERSITY 3.CMOS反相器的静态特性 >电压传输特性和电流传输特性 BC段:转折区 AB段:截止区 A B 同值电压UmVD/2 i为0 转折区中点:电流最大 CMOS反相器 CD段:导通区 在使用时应尽 量避免长期工 作在BC段。 LVDD 信息科学技术学院 Digital Electronics Technology 2021/2/2
Digital Electronics Technology 2021/2/2 3.3 CMOS门电路 3. CMOS反相器的静态特性 AB段：截止区 iD为0 BC段：转折区 阈值电压UTH≈VDD/2 转折区中点：电流最大 CMOS反相器 在使用时应尽 量避免长期工 作在BC段。 CD段：导通区 ➢ 电压传输特性和电流传输特性
⊙海南大学 33CMOS门电路 HAINAN UNIVERSITY CMOS逻辑电平和噪声容限 DD OH HIGH High-state 0.7V IRmin DC noise margin DD ABNORMAL 0.3VD DD ILmax Low-state DC LOW OLma noise margin VoumiVnn-01V ÷Vorm、=0.1V NHOHmin IRmin IRmin 0.7V DD ÷Vm=0.3V NL ILmax oLma max DD 信息科学技术学院 Digital Electronics Technology 2021/2/2
Digital Electronics Technology 2021/2/2 3.3 CMOS门电路 ➢ CMOS逻辑电平和噪声容限 ❖ VOLmax=0.1V 0.7VDD 0.3VDD 0 VDD ABNORMAL HIGH LOW VOHmin VIHmin VILmax VOLmax High-state DC noise margin Low-state DC noise margin ❖ VOHmin=VDD–0.1V ❖ VIHmin=0.7VDD ❖ VILmax =0.3VDD VNH =VOHmin -VIHmin VNL = VILmax -VOLmax
⊙海南大学 33CMOS门电路 HAINAN UNIVERSITY >扇出系数 逻辑门所能够驱动同类门(输入端)的个数。 (drive) oHmax (drivel OLmo OH load H ( Load) 总的扇出系数是高、低电平状态下扇出系数中较小 的 o=min(no, now) ◆loma:保证输出不高于VoLm的低电平最大灌电流。 omn:保证输出不低于Vmin的高电平最大拉电流。 信息科学技术学院 Digital Electronics Technology 2021/2/2
Digital Electronics Technology 2021/2/2 3.3 CMOS门电路 ➢ 扇出系数 ❖ 总的扇出系数是高、低电平状态下扇出系数中较小 的一个。 逻辑门所能够驱动同类门（输入端）的个数。 I (load) I (drive) N IL OLmax OL = I (load) I (drive) N IH OHmax OH = ( ) O OL NOH N = min N , ❖ IOLmax: 保证输出不高于VOLmax的低电平最大灌电流。 ❖ IOHmax:保证输出不低于VOHmin的高电平最大拉电流
⊙海南大学 33CMOS门电路 HAINAN UNIVERSITY 4.CMOS反相器的动态特性 转换时间:逻辑电路的输出从一个状态转换到另一个状 态所需的时间。 (a)ideal case (b) approximation Tamin Lmax (C)actual case 上升时间t:输出从低电平转 下降时间r:输出从高电平转换 换到高电平所需的时间。 到低电平所需的时间。 信息科学技术学院 Digital Electronics Technology 2021/2/2
Digital Electronics Technology 2021/2/2 3.3 CMOS门电路 4. CMOS反相器的动态特性 ➢ 转换时间 : 逻辑电路的输出从一个状态转换到另一个状 态所需的时间。 t r t f t r t f VIHmin VILmax (a) ideal case (b) approximation (C) actual case 上升时间tr：输出从低电平转 换到高电平所需的时间。 下降时间tf：输出从高电平转换 到低电平所需的时间