⊙海南大学 33CMOS门电路 HAINAN UNIVERSITY 传输延迟:逻辑电路的输入变化到其输出发生相应变化 所间隔的时间。 stm:输入变化导致输出 从高电平到低电平变化 所间隔的时间。 pHL 50%Vm CMOs反相器的传输延迟 L--- 50%V s:输入变化导致输出 从低电平到高电平变化 DHL 所间隔的时间。 信息科学技术学院 Digital Electronics Technology 2021/2/2
Digital Electronics Technology 2021/2/2 3.3 CMOS门电路 ➢ 传输延迟 : 逻辑电路的输入变化到其输出发生相应变化 所间隔的时间。 tpHL tpLH CMOS反相器的传输延迟 ❖ tpHL: 输入变化导致输出 从高电平到低电平变化 所间隔的时间。 ❖ tpLH:输入变化导致输出 从低电平到高电平变化 所间隔的时间。 tpHL tpLH 50% VIH 50% VOH
⊙海南大学 33CMOS门电路 HAINAN UNIVERSITY >功耗 今静态功耗:逻辑电路输出状态不发生变化时的功耗 大多数CMOS电路具有很低的静态功耗,所以在很 多低功耗的场合采用CMOS集成电路。 动态功耗:逻辑电路输出状态发生变化时的功耗, 其值比净静态功耗大得多。 PD DD f P=Pc+Pl Pc:平均功耗;P瞬时导通功耗;Pp:总的动态功耗。 C功耗电容;c负载电容 Vn:电源电压。 f:信号频率。 信息科学技术学院 Digital Electronics Technology 2021/2/2
Digital Electronics Technology 2021/2/2 3.3 CMOS门电路 ➢ 功耗 ❖ 静态功耗: 逻辑电路输出状态不发生变化时的功耗。 大多数CMOS电路具有很低的静态功耗，所以在很 多低功耗的场合采用CMOS集成电路。 ❖ 动态功耗: 逻辑电路输出状态发生变化时的功耗， 其值比静态功耗大得多。 PC: 平均功耗；PT : 瞬时导通功耗；PD: 总的动态功耗。 CPD: 功耗电容； CL: 负载电容。 VDD: 电源电压。 f : 信号频率。 P C V f T PD DD = 2 P C V f C L DD = 2 PD = PC + PT
⊙海南大学 3.3CMOS门电路 HAINAN UNIVERSITY 5.其它类型的CMOS门电路 与非门 a b Q1 Q4 Z DD Ll off on off on H Lh off onon off h H L on off off on H Z H on off on off l A HA0011 B0101 Z111 Z=A- B B Q A 0 B 信息科学技术学院 Digital Electronics Technology 2021/2/2
Digital Electronics Technology 2021/2/2 3.3 CMOS门电路 ❖与非门 5. 其它类型的CMOS门电路 A VDD Z B Q1 Q2 Q3 Q4 A B Q1 Q2 Q3 Q4 Z L L H H L H L H off off on on on on off off off on off on on off on off H H H L Z = A B A B Z 0 0 1 1 0 1 0 1 1 1 1 0 A B Z
⊙海南大学 3.3CMOS门电路 HAINAN UNIVERSITY 门 a b Q1 Q2 Q3 Q4 Z DD Ll off on off on H Lh off onon o斤f A-o Q2 H L on offoff on L Hh on off on off l ba Z B A0011 0 Z1000 Z=AtB A B 信息科学技术学院 Digital Electronics Technology 2021/2/2
Digital Electronics Technology 2021/2/2 3.3 CMOS门电路 ❖或非门 A B Q1 Q2 Q3 Q4 Z L L H H L H L H off off on on on on off off off on off on on off on off H L L L Z = A +B A B Z 0 0 1 1 0 1 0 1 1 0 0 0 B A VDD Z Q4 Q2 Q1 Q3 A B Z
⊙海南大学 33CMOS门电路 HAINAN UNIVERSITY In principle, you could design a CMOS nANd or NOr gate with a large number of inputs .YL-DD CMnc ante has large number of inputs? 2145的个数(N)。 Z A B o口≡H 15 OUT OUT C 信息科学技术学院 Digital Electronics Technology 2021/2/2
Digital Electronics Technology 2021/2/2 3.3 CMOS门电路 ➢ 扇入系数：逻辑门输入端的个数（Ni ）。 I2 I3 I4 I1 I6 OUT I7 I8 I5 I2 I3 I4 I1 I6 I7 I8 I5 OUT In principle, you could design a CMOS NAND or NOR gate with a large number of inputs. Why couldn't a CMOS gate has large number of inputs? A VDD Z B Q1 Q2 Q3 Q4 Q6 C Q5