一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

EDA（Electronics Design Automation）即电子 设计自动化技术，是一种以计算机为基本工 作平台，利用计算机图形学、拓扑逻辑学、 计算数学以及人工智能学等多种计算机应用 学科的最新成果而开发出来的一整套软件工 具，是一种帮助电子设计工程师从事电子元 件产品和系统设计的综合技术

一、对VHDL程序的宏观结构有一个明确的概念性认识； 二、认识实体、构造体的基本格式 三、理解实体、构造体在VHDL程序中的基本功能 四、能够尝试编写简单的VHDL程序

数字集成电路的发展 自 20 世纪 60 年代以来遵循摩尔定律，每 1.5 年集成度与速度提高一倍。 从简单的门电路到复杂的数字系统，系统复杂程度急剧提高

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的 HDL编辑环境。通常VHDL文件保存为.vhd文件 2.功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑 功能是否正确（也叫前仿真，对简单的设计可以跳过这一步， 只在布线完成以后，进行时序仿真）

TEXTIO是文本输入输出包集合,该 包中含有对文本文件进行读写的过 程和函数。 输入输出的文本文件均为ASCII码 文件。 TEXTIO按行对文件处理，以回车、 换行符作为行结束

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

一个简单频率计的设计（带BCD计数器、LED 七段码显示控制） 频率计的基本原理：将输入信号频率与基准时钟 频率进行比较

EDA（Electronic Design Automation） ASIC（Application Specific Integrated Circuit） FPGA（Field Programmable Gate-Array） CPLD（Complex Programmable Logic Device） SOC（System On a Chip） IP（Intellectual Property） ISP（In-System Programmable ）