第三章门电路 3.1概述 3.2半导体二极管门电路 3.3CMOS门电路 3.3.2CMOS反相器的电路结构和工作原理 3.3.5其他类型的CMOS门电路 3.5TTL门电路 3.5.2TTL反相器的电路结构和工作原理 3.5.5其他类型的TTL门电路

7.1概述 7.2只读存储器(ROM) 7.3随机存储器(RAM) 7.4存储器容量的扩展 7.5用存储器实现组合逻辑函数

6.1概述(时序逻辑电路的特点和分类) 6.2时序逻辑电路的分析方法 6.3若干常用的时序逻辑电路 (寄存器、计数器) 6.4时序逻辑电路的设计方法 6.5时序逻辑电路中的竞争-冒险现象

第二章逻辑代数基础 2.1概述 2.2逻辑代数中的三种基本运算 2.3逻辑代数的基本公式和常用公式 2.4逻辑代数的基本定理 2.5逻辑函数及其表示方法 2.6逻辑函数的化简方法 2.7具有无关项的逻辑函数及其化简

第一章数制和码制 1.1概述 1.2几种常用的数制 1.3不同数制间的转换 1.4二进制算术运算 1.5几种常用的编码

感谢您使用此书。 随着社会的发展,电子技术已经不是什么神秘的东西了,人们天天都在和它打交道。在 今天的时代,它正飞速地向前发展,面貌日新月异。它产生的种种效果强烈地吸引着青少年 和其他初学的电子爱好者

本章讲述 Verilog HDL中的结构建模方式。结构建模方式用以下三种实例语句描述: Gate实例语句 UDP实例语句 Module实例语句

在前几章中,我们已经介绍了使用门和UDP实例语句的门级建模方式,以及用连续赋值 语句的数据流建模方式。本章描述 Verilog HDL中的第三种建模方式,即行为建模方式。为充 分使用 Verilog HDL,一个模型可以包含所有上述三种建模方式

第7章数据流模型化 本章讲述 Verilog HDL语言中连续赋值的特征。连续赋值用于数据流行为建模:相反,过 程赋值用于(下章的主题)顺序行为建模。组合逻辑电路的行为最好使用连续赋值语句建模

在前一章中,我们介绍了Verilog HDL提供的内置基本门本章讲述Verilog HDL指定用户 定义原语UDP的能力。 UDP的实例语句与基本门的实例语句完全相同,即UDP实例语句的语法与基本门的实例 语句语法一致