TEXTIO是文本输入输出包集合,该 包中含有对文本文件进行读写的过 程和函数。 输入输出的文本文件均为ASCII码 文件。 TEXTIO按行对文件处理，以回车、 换行符作为行结束

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

一个简单频率计的设计（带BCD计数器、LED 七段码显示控制） 频率计的基本原理：将输入信号频率与基准时钟 频率进行比较

EDA（Electronic Design Automation） ASIC（Application Specific Integrated Circuit） FPGA（Field Programmable Gate-Array） CPLD（Complex Programmable Logic Device） SOC（System On a Chip） IP（Intellectual Property） ISP（In-System Programmable ）

VHDL hierarchical design requires Component Declarations and Component Instantiations top.vhd entity-architecture “top” component “mid_a” ，component “mid_b

一、COMPONENT语句 二、COMPONENT_INSTANT语句

Process Statement All the Process Statement is executed in parallel Within the Process Statement, the coding is execute in sequential Process Statement is : OUTPUT depends on INPUT with Sensitivity List to control the event happen

组合逻辑电路设计实例 一、简单门电路 二、加法器 三、编码译码器 四、多路处理器

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符