第五章同步肘序逻辑电路 D 第五章 同步时序逻辑电路
第五章 同步时序逻辑电路 第 五 章 同 步 时 序 逻 辑 电 路
第五章同步肘序逻辑电路 D 本章知识要点: 时序逻辑电路的基本概念 同步时序逻辑电路的分析和设计方法; 典型同步时序逻辑电路的分析和设计
第五章 同步时序逻辑电路 本章知识要点: 时序逻辑电路的基本概念; 同步时序逻辑电路的分析和设计方法; 典型同步时序逻辑电路的分析和设计
第五章同步肘序逻辑电路 D 5.1概述 5.1.1时序逻辑电路的定义、结构和特点 、定义 若逻辑电路在任何时刻产生的稳定输出信号不仅与 电路该时刻的输入信号有关,还与电路过去的输入信号 有关,则称为时序逻辑电路
第五章 同步时序逻辑电路 5 ．1 概 述 5.1.1 时序逻辑电路的定义、结构和特点 若逻辑电路在任何时刻产生的稳定输出信号不仅与 电路该时刻的输入信号有关，还与电路过去的输入信号 有关，则称为时序逻辑电路。 一、定义
第五章同步肘序逻辑电路 D 、结构 时序逻辑电路由组合电路和存储电路两部分组成,通过反 馈回路将两部分连成一个整体。 X1 Z1 组合电路 Zm Y1…Y 存储电路 CP 图中,CP为时钟脉冲信号,它是否存在取决于时序逻辑 电路的类型
第五章 同步时序逻辑电路 二、结构 时序逻辑电路由组合电路和存储电路两部分组成，通过反 馈回路将两部分连成一个整体。 图中，CP为时钟脉冲信号，它是否存在取决于时序逻辑 电路的类型
第五章同步肘序逻辑电路 D 时序逻辑电路的状态y1…,y是存储电路对过去输入 信号记忆的结果,它随着外部信号的作用而变化。 次态与现态的概念: 在对电路功能进行研究时,通常将某一时刻的状态称 为“现态”,记作y,简记为y; 将在某一现态下,外部信号发生变化后到达的新的状 态称为“次态”,记作y1
第五章 同步时序逻辑电路 时序逻辑电路的状态y1 ,…，ys是存储电路对过去输入 信号记忆的结果，它随着外部信号的作用而变化。 次态与现态的概念: 在对电路功能进行研究时，通常将某一时刻的状态称 为“现态” ，记作y n ，简记为y； 将在某一现态下，外部信号发生变化后到达的新的状 态称为 “次态” ，记作y n+1