3.晶体管“非”门电路 1.电路 o+Ucc “非”门逻辑状态表 饱和 A Y "0" 0 1 41” 1 0 逻辑符号 U8 逻辑表达式：Y=A 4 16
16 3. 晶体管“非”门电路 +UCC -UBB A RK RB RC Y T 1 0 截止饱和 逻辑表达式：Y=A “0” 0 1 “1” 1. 电路 “0” “1” A Y “非” 门逻辑状态表 逻辑符号 1 A Y
13.1.3基本逻辑门电路的组合 1.“与非”门电路 A “与非”门逻辑状态表 & B A B C Y 0 0 0 1 “与”门 “非”门 0 0 1 1 0 1 0 A & 0 1 1 B 1 0 0 1 C 1 0 1 1 1 1 0 1 “与非”门 1 1 逻辑表达式：Y=ABC 有“0"出“1”，全“1"出 “0” 17
17 1 .“与非” 门电路 有“0”出“1”，全“1”出“0” “与”门 & A B C Y & A B C “与非”门 0 0 0 1 0 0 1 1 1 0 1 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 0 1 1 1 1 0 A B C Y “与非” 门逻辑状态表 逻辑表达式： Y=A B C 1 Y “非”门 13.1 .3基本逻辑门电路的组合
2.“或非”门电路 A 1 B “或非”门逻辑状态表 A B C Y “非”门 0 0 0 1 0 0 1 0 A 0 1 0 ≥1 B 0 1 1 0 C 1 0 0 1 0 1 0 “或非”门 1 1 逻辑表达式： Y=A+B+C 1 1 01 0 1"出“0"，全“0"出“1” 18
18 2 .“或非” 门电路 有“1”出“0”，全“0”出“1” 1 Y “非”门 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 1 1 0 A B C Y “或非” 门逻辑状态表 “或”门 A B C > 1 “或非”门 Y A B C > 1 逻辑表达式： Y=A+B+C
3.与或非门电路 A & B & >1 C 之1 & MOS & F D Y=A·B+C.D 19
19 & > 1 3 . 与或非门电路 A B C D & & > 1 1 & A B C D F F Y = AB+C D
13.4组合逻辑电路的分析和设计 逻辑代数（又称布尔代数），它是分析设计 逻辑电路的数学工具。虽然它和普通代数一样 也用字母表示变量，但变量的取值只有“0， “1"两种，分别称为逻辑“0"和逻辑“1”。这 里“0"和“1"并不表示数量的大小，而是表示 两种相互对立的逻辑状态。 ★逻辑代数所表示的是逻辑关系，而不是数 量关系。这是它与普通代数的本质区别。 20
20 13.4 组合逻辑电路的分析和设计 逻辑代数（又称布尔代数），它是分析设计 逻辑电路的数学工具。虽然它和普通代数一样 也用字母表示变量，但变量的取值只有“0”， “1”两种，分别称为逻辑“0”和逻辑“1”。这 里“0”和“1”并不表示数量的大小，而是表示 两种相互对立的逻辑状态。 逻辑代数所表示的是逻辑关系，而不是数 量关系。这是它与普通代数的本质区别