微机硬件组成 辅助电路 外设 ROM RAM I/O CPU 微处理器 →控制总线CB 数据总线DB 地址总线AB CPU通过总线来实现与存储器、l/○接口的数据交换
•微机硬件组成 CPU通过总线来实现与存储器、I/O接口的数据交换
数据总线( Data bus--DB) 双向、三态 辅助电路 外设 ROM RAM I/O CPU 微处理器 控制总线CB 数据总线DB 地址总线AB 用来在微处理器、存储器以及输入/输出接口之间传送数据。 数据总线的根数决定了一次可以传递二进制数的位数
数据总线（Data Bus―DB） ——双向、三态 用来在微处理器、存储器以及输入/输出接口之间传送数据。 数据总线的根数决定了一次可以传递二进制数的位数
地址总线( Address bus-AB) 单向、三态 辅助电路 外设 ROM RAM I/O CPU 微处理器 控制总线CB 数据总线DB 地址总线AB 地址总线用来传送CPU发出的地址信息,以访问被选择的存储单元或O 接口电路。 地址总线的位数决定了可以直接访问的存储单元(或/○口)的最大可能数 量(即容量)
地址总线（Address Bus―AB） ——单向、三态 地址总线用来传送CPU发出的地址信息，以访问被选择的存储单元或I/O 接口电路。 地址总线的位数决定了可以直接访问的存储单元(或I/O口)的最大可能数 量（即容量）
「控制总线( Control bus--CB) 辅助电路 外设 ROM RAM I/O 微处理器 控制总线CB 数据总线DB 地址总线AB 控制总线用来传输控制信号,包括CPU送往存储器和/○ 接口电路的控制信号,如RD、WR、ⅠNTA等;还包括其他部件 送到CPU的信号,如IT、RESE等。 不同的CP∪控制总线根数及含义不尽相同。 数据总线和每个元件的数据线相连,为了使CPU能够和其中一个元件 正确通信,必须使用三态逻辑元件(特别针对输入元件)
控制总线（Control Bus―CB） 控制总线用来传输控制信号，包括CPU送往存储器和I/O 接口电路的控制信号，如 、 、INTA等；还包括其他部件 送到CPU的信号，如 、RESET等。 不同的CPU控制总线根数及含义不尽相同。 RD WR INT 数据总线和每个元件的数据线相连，为了使CPU能够和其中一个元件 正确通信，必须使用三态逻辑元件（特别针对输入元件）
三态逻辑元件 (1)单向三态缓冲器 真值表 TSC D TSC CC 0 高阻 TI TSG 图1-10单向三态电路图 图1-1单向三态电路符号
（1）单向三态缓冲器 T VCC SC D Y 1 2 T1 T2 图1-10 单向三态电路图 TSC D Y 0 0 1 0 1 1 0 1 高阻 真值表 TSG D Y 图1-11 单向三态电路符号 0 0 0 1 0 0 1 0 1 1 •三态逻辑元件