第2章增强型花S-5单片机结构 (3)PSEw(29脚):片外程序存储器读选通 信号输出端,低电平有效。 (4)EA/VP(31脚):EA为访问外部程序 存储器控制信号,低电平有效。 4.输入/输出(I/O)引脚PO口、P1口、P2口及P3口
第 2章 增强型MCS-51单片机结构 （3） （29脚）: 片外程序存储器读选通 信号输出端, 低电平有效。 （4） （ 31脚）: 为访问外部程序 存储器控制信号, 低电平有效。 PSEN/ EA VPP EA 4. 输入/输出（I/O）引脚P0口、 P1口、 P2口及P3口
第2章增强型花S-5单片机结构 22输入输出(I/O)口 四个双向8位O口,共32根ⅣO口线,每个ⅣO线均由 锁存器,输出电路和输入缓冲器组成。每个ⅣO既可作 输入又可作输出,每一条口线可独立用作输入又可用 作输出,作输出时可锁存数据,作输入时可缓冲数据
第 2章 增强型MCS-51单片机结构 四个双向8位I/O口，共32根I/O口线，每个I/O线均由 锁存器，输出电路和输入缓冲器组成。每个I/O既可作 输入又可作输出，每一条口线可独立用作输入又可用 作输出，作输出时可锁存数据，作输入时可缓冲数据。 2.2 输入/输出（I/O）口
第2章增强型花S-5单片机结构 P口内部结构及使用 读锁存器 2 CC 内部总线 「内部上拉电阻 写锁存器锁存器 引脚 CLK 0 读引脚 Pl口的结构原理图
第 2章 增强型MCS-51单片机结构 一、P1口内部结构及使用 P1口的结构原理图
第2章增强型花S-5单片机结构 读锁存器 输出口,数据经内部总线 锁存器反相输出端、ⅴ2管 内部总线 D Q 内部上拉电阻 写锁存器锁存器 引脚 CIK可 栅极、漏极到P1口引脚。 读引脚 当CPU执行“读-修改写”操作指令(ANLP1,A) 时,CPU不直接读引脚上的数据,而是CPU先读P1口 D锁存器中的数据,当读锁存器信号有效,三态缓冲器 开通,Q端数据送入内部总线和中的数据进行逻辑与操 作,结果在送回P1端口锁存器,此时锁存器中的内容 反映到引脚上
第 2章 增强型MCS-51单片机结构 输出口，数据经内部总线、 锁存器反相输出端、V2管 栅极、漏极到P1口引脚。 当CPU执行“读-修改-写”操作指令（ANL P1，A） 时，CPU不直接读引脚上的数据，而是CPU先读P1口 D锁存器中的数据，当读锁存器信号有效，三态缓冲器 开通，Q端数据送入内部总线和中的数据进行逻辑与操 作，结果在送回P1端口锁存器，此时锁存器中的内容 反映到引脚上
第2章增强型花S-5单片机结构 输入口:读引脚脉冲把三态缓冲器打开,端口数据经缓冲器 读入到内部总线。 作为输入时,必须先执行写端口指令,将P1口锁存器置1 否则引脚有可能被钳位在低电平
第 2章 增强型MCS-51单片机结构 作为输入时，必须先执行写端口指令，将P1口锁存器置1， 否则引脚有可能被钳位在低电平。 输入口：读引脚脉冲把三态缓冲器打开，端口数据经缓冲器 读入到内部总线