实验一集成门使用及逻辑功能测试实验目的1.熟悉TTL、CMOS集成门电路的逻辑符号和引脚排列2.掌握TTL、CMOS集成门电路的逻辑功能；3.熟悉三态门和集电极开路门的功能和使用方法实验原理二、（1）普通逻辑门尚尚印可尚尚148&7E6口23456口2347B,YiGNDAA2B2Y2YiA2Y2A;Y3GNDAl图3.2图3.174LS00的引脚排列74LS04的引脚排列
实验一 集成门使用及逻辑功能测试 一、 实验目的 1. 熟悉TTL、CMOS集成门电路的逻辑符号和引脚排列； 2. 掌握TTL、CMOS集成门电路的逻辑功能； 3. 熟悉三态门和集电极开路门的功能和使用方法。 二、实验原理 （1）普通逻辑门
（2）三态逻辑门UccE4AE3国国国面司198ENEN74LS125ENPNI1V2314567Y,A,Y2EE2A2GND图3.374LS125的引脚排列
（2）三态逻辑门
（3）集电极开路门（OC门）UccB4A4XBAzY43国回10198&&2e74LS03&X423456口7BIYB2Y2GNDAA2图3.474LS03的引脚排列
（3）集电极开路门（OC门）
补充内容标准TTL门的输入/输出逻辑电平：输入输出5V5V逻辑1（高电平）VH逻辑1（高电平）VoH2.4VVoH(min)(2VVH(min)无效电平无效电平0.8VVμL(max)VoL(max)0.4V逻辑0（低电平）逻辑0（低电平）ILOLOVOV
⚫标准TTL门的输入 / 输出逻辑电平 : 补充内容
CMOS门的输入/输出逻辑电平(十5V电源时)：输入输出5V5VOH逻辑1（高电平）V逻辑1（高电平）VoH(min)4.4V(3.5VVH(min)无效电平无效电平VIL(max)1.5V0.33VVot(max)逻辑0（低电平）逻辑0（低电平）OLOVOV
⚫CMOS门的输入 / 输出逻辑电平(＋5V电源时) : 0.33V 4.4V