存储 -64 体 或 64 4096*1 存储体 4096个单元，1个单元1位信息位（内部构成）
存 储 体 或 存储体 64 64 4096*1 4096个单元,1个单元1位信息位(内部构成)
3、基本的SRAM逻辑结构 存储体：存储位元的集合，通常用X选择线（行线）和Y选择线 (列线)的交叉来选择所需要的单元。 地址译码器：将用二进制代码表示的地址转换成输出端的 高电位，用来驱动相应的读写电路，以便选择所要访问的存 储单元。地址译码有两种方式。 单译码 适用于小容量存储器 一个地址译码器 双译码 适用于大容量存储器 X向和Y向两个译码器。 读与写的互锁逻辑
存储体：存储位元的集合，通常用X选择线(行线)和Y选择线 (列线)的交叉来选择所需要的单元。 地址译码器：将用二进制代码表示的地址转换成输出端的 高电位，用来驱动相应的读写电路，以便选择所要访问的存 储单元。地址译码有两种方式。 单译码 适用于小容量存储器 一个地址译码器 双译码 适用于大容量存储器 X向和Y向两个译码器。 3、基本的SRAM逻辑结构 读与写的互锁逻辑
AO之 0 A2Σ 行 GND A3- 存储矩阵 A4Σ 256行*128 A5 255 列*8位 A6 图 输入缓冲器 I/06 0.127 列[/0电路 输入数 据控制 列译码 I/0 AS A9 . A14
RAM 32K×8 A 存储阵列 8位 A 行 256行x128列 A x8位 A 码 A A 0 A A6- A, A2.76 输入A, 缓冲器 Ag 1O- A D 输入 I/O A 控制 列译码 I/O, 公公公公公公 输出数据 A CS E 输出缓冲器 (a) (b)
存储体(256×128×8) 通常把各个字的同一个字的同一位集成在一个芯片 (32K×1)中，32K位排成256×128的矩阵。8个片子就 可以构成32KB。 地址译码器 采用双译码的方式（减少选择线的数目）。 A0~A7为行地址译码线 A8~A14为列地址译码线 读与写的互锁逻辑 OE
存储体（256×128×8） 通常把各个字的同一个字的同一位集成在一个芯片 （32K×1）中，32K位排成256×128的矩阵。8个片子就 可以构成32KB。 地址译码器 采用双译码的方式（减少选择线的数目）。 A0~A7为行地址译码线 A8~A14为列地址译码线 读与写的互锁逻辑