SRAM 1基本存储单元-存1位二进制的六管双稳态触发 器 T1、T2为工作管，T3、T4负载管 写操作：写“1”，I/O线上为高电平，-I/O为低 T5、T6、T7、T8导通。 读操作T5、T6、T7、T8导通，信号从I/O和-I/O 线输出经差动放大送总线上
SRAM 1 基本存储单元-存1位二进制的六管双稳态触发 器 T1、T2为工作管，T3、T4负载管 写操作：写“1”，I/O线上为高电平， -I/O为低 T5、T6、T7、T8导通。 读操作T5、T6、T7、T8导通，信号从I/O和-I/O 线输出经差动放大送总线上
2SRAM的组成（基本的静态存储元阵列） -与外部（与系统）相连的信号线： 三组信号线 地址线如图3.2A5-A 选择线0 (行线) 选择线存储位元 数据线I/O0-/O3 选择线1 地 控制线 址线 址 选择线2 数据入 数据出 内部： 存储体 选择线63 内部译码器 译码输出驱动器 控制线RW 数据输入/输出 缓冲与控制 片选与读写控制单元 输出驱动 数据线 1/O 1/O 1O, 1/O
内部: 存储体 内部译码器 译码输出驱动器 片选与读写控制单元 输出驱动 2 SRAM的组成(基本的静态存储元阵列) -与外部(与系统)相连的信号线: 三组信号线 地址线 如图3.2 A5-A0 数据线 I/O0-I/O3 控制线
选择线0 地址线 A5 A4 选择线1 A3 A2 译码 A0 选择线63 控制线RW 数据输入/输出，缓冲与控制 数据线VO0 /o1 /O2 /o3
译 码 器 A0 A1 A2 A3 A4 A5 选择线0 选择线1 选择线63 控制线R/-W 数据输入/输出,缓冲与控制 地址线 数据线 I/O0 I/O1 I/O2 I/O3
一个例子 A3 存 A2 储 译码器 体 A0 数据 1位信息位 16*1 16个单元，1个单元1位信息位
存 储 体 16*1 16个单元, 1个单元1位信息位 译 码 器 数据 1位信息位 A0 A1 A2 A3 一个例子
A3 数据 A2 译码器 1位信息位 4 译码器 存储体 Al A0 16个单元，1个单元1位信息位
存储体 4 4 译 码 器 译码器 数据 1位信息位 16个单元,1个单元1位信息位 A1 A0 A2 A3