第四节高速存储器 1.双端口存储器 由于CPU和主存储器在速度上不匹配,而且在一个 CPU周期中可能需要用几个存储器字,这便限制了高 谏计算 加速 采用更高速的主存或加长存储器字长 CPU和 主存 采用并行操作的双端口存储器 措施 采用 cache 采用交叉存储器
第四节 高速存储器 1 . 双端口存储器 由于CPU和主存储器在速度上不匹配，而且在一个 CPU周期中可能需要用几个存储器字，这便限制了高 速计算
①双端口存储器的逻结构 双端口存储器是指同一个存储器具有两组相互独立 的读写控制线路,是一种高速工作的存储器 它提供了两个相互独立的端口,即左端口右端口。它 们分别具有各自的地址线、数据线和控制线,可以对 存储器中任何位置上的数据进行独立的存取操作
①.双端口存储器的逻辑结构 双端口存储器是指同一个存储器具有两组相互独立 的读写控制线路,是一种高速工作的存储器。 它提供了两个相互独立的端口，即左端口右端口。它 们分别具有各自的地址线、数据线和控制线，可以对 存储器中任何位置上的数据进行独立的存取操作
②无冲突读写控制 当两个端口的地址不相同时,在两个端口上进行读写操作, 定不会发生冲突。当任一端口被选中驱动时,就可对整个 存储器进行存取,每一个端口都有自己的片选控制和输出驱 动控制。 ③有冲突的读写控制 当两个端口同时存取存储器同一存储单元时,便发生读写冲突。 为解决此问题,特设置了 BUSY标志。由片上的判断逻辑决定对 哪个端口优先进行读写操作,而暂时关闭另一个被延迟的端口
②.无冲突读写控制 当两个端口的地址不相同时，在两个端口上进行读写操作， 一定不会发生冲突。当任一端口被选中驱动时，就可对整个 存储器进行存取，每一个端口都有自己的片选控制和输出驱 动控制。 ③.有冲突的读写控制 当两个端口同时存取存储器同一存储单元时，便发生读写冲突。 为解决此问题，特设置了BUSY标志。由片上的判断逻辑决定对 哪个端口优先进行读写操作，而暂时关闭另一个被延迟的端口
多模块交叉存储器 1).存角器的模块化组织 个由若干个模块组成的主存储器是线性编址的 这些地址在各模块有两种安排方式 种是序方,一种是 顺序方式:某个模块进行存取时,其他模块不工作, 某一模块出现故障时,其他模块可以照常工作,通过 增添模块来扩充存储器容量比较方便。但各模块串行 工作,存储器的带宽受到了限制。 交叉方式:地址码的低位字段经过译码选择不同的模块而 高位字段指向相应模块内的存储字。连续地址分布在相邻 的不同模块内,同一个模块内的地址都是不连续的。对连 续字的成块传送可实现多模块流水式并行存取,大大提高 存储器的带宽
2 . 多模块交叉存储器 1). 一个由若干个模块组成的主存储器是线性编址的。 这些地址在各模块有两种安排方式： 一种是顺序方式，一种是交叉方式。 顺序方式：某个模块进行存取时，其他模块不工作， 某一模块出现故障时，其他模块可以照常工作，通过 增添模块来扩充存储器容量比较方便。但各模块串行 工作，存储器的带宽受到了限制。 交叉方式：地址码的低位字段经过译码选择不同的模块,而 高位字段指向相应模块内的存储字。连续地址分布在相邻 的不同模块内，同一个模块内的地址都是不连续的。对连 续字的成块传送可实现多模块流水式并行存取，大大提高 存储器的带宽
2).多模块交又存储器的基本结构 每个模块各自以等同的方式与CPU传送信息。CPU 同时访问四个模块,由存储器控制部件控制它们分时 使用数据总线进行信息传递。这是一种并行存储器结 构 四模块交叉存储器结构框图演示 3.二模块交叉存器举例 无等待状态成块存取示意图演示
2).多模块交叉存储器的基本结构 四模块交叉存储器结构框图演示 每个模块各自以等同的方式与CPU传送信息。CPU 同时访问四个模块，由存储器控制部件控制它们分时 使用数据总线进行信息传递。这是一种并行存储器结 构。 3).二模块交叉存储器举例 无等待状态成块存取示意图演示