连线原理图 输入 输出 D AY 01 0000 000 00 B 00 11110
连线原理图 输入 输出 D C B A Y 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0
多余输入端的处理 与非门多余输入端的处理或非门多余输入端的处理 & B A B B B (a) (b) (b)
多余输入端的处理 • 与非门多余输入端的处理 或非门多余输入端的处理 V & CC B A & A B （a） （b） A ≥1 B B A （a） （b） ≥1
表二 输入端及其状态 输出 ABCDIJKELFIGIHII 11110000000 11110100000 000011 0 00 000011000 00 o 0000 000 00011000000
表二 • 输入端及其状态 输出 A B C D J K E F G H I 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0
74S64引脚图 Bⅸ丁y 41312111091|8 A E F G H I GHI
2、74S64引脚图 •
B、74LS00引脚图 VCC 4B 4A 4Y 3B 3A 3Y IA IB IY 2A 2B 2Y GND 74LS00引脚排列图
1 10 6 8 2 3 4 5 7 9 GND 12 Vcc 14 13 11 1A 1B 1Y 2A 2B 2Y 4B 4A 4Y 3B 3A 3Y & & & & 74LS00引脚排列图 3、74LS00引脚图