4.DAC0832应用实例 例10-1利用图102提供的接口,通过DAC0832输 出产生三角波,三角波最高电压5V,最低电压0V。 12位D/A转换芯片 DAC1210的主要特性如下: 分辨率12位; 具有双寄存器结构,可对输入数据进行双重缓冲; 输出电流稳定时间1s; 外接±10V的基准电压,工作电源+5∨~+15V; 功耗低,约200mW; 电流输出型D/A转换器 现计能排款决 退出 10.12
10.1.2 4. DAC 0832应用实例 例10-1利用图10.2提供的接口，通过DAC 0832输 出产生三角波，三角波最高电压5V，最低电压0V。 二、12位D/A转换芯片 DAC l210的主要特性如下： 分辨率12位； 具有双寄存器结构，可对输入数据进行双重缓冲； 输出电流稳定时间1µs； 外接10V的基准电压，工作电源+5V~+15V； 功耗低，约200mw； 电流输出型D／A转换器。 退 出
1.DAc1210的内部结构及引脚 DAC1210的内部结构及引脚如图10.3所示。 DAC1210的内部结构与DAC0832非常相似,也 具有双缓冲输入寄存器,不同的是DAC|210的双缓冲 和D/A转换均为12位。DAC1210的内部由一个8位 锁存器、一个4位锁存器、一个12位DAC锁存器及12 位D/A转换器组成。 2.DAC1210的引脚功能 (1)与CPU相连的引脚 D|0~Dl11:12位数据输入端。 现计能排款决 退出 10.1.2
10.1.2 1. DAC 1210的内部结构及引脚 DAC 12l0的内部结构及引脚如图10.3所示。 DAC l210的内部结构与DAC 0832非常相似，也 具有双缓冲输入寄存器，不同的是DAC l210的双缓冲 和D／A转换均为12位。DAC l210的内部由一个8位 锁存器、一个4位锁存器、一个12位DAC锁存器及12 位D／A转换器组成。 2. DAC 1210的引脚功能 （1）与CPU相连的引脚 DI0~DI11：12位数据输入端。 退 出
片选信号,输入、低电平有效 WR1:写信号 入、低电平有效。在CS有效时,用它 将数字锁存于第一级锁存器中。 BYTE1/BYTE2:12位/4位输入选择,输入。高电平时 高8位和低4位输入锁存;低电平时,低4位输入锁存。 XFER:传送控制信号,输入、低电平有效 WR2:写信号2,输入、低电平有效。在XFER有效的条 件下,第一级锁存器中的数据传送到第二级的12位DAC寄存器 中 (2)与外设相连的引脚 IOUT1:DAC电流输出1。它是逻辑电平为的各位输出电流 之和 OUT2:DAC电流输出2。它是逻辑电平为0的各位输出电 流之和。 Rfb:反馈电阻。该电阻被制作在芯片内,用作运算放大器 的反馈电阻。 现计能排款决 退出 10.1.2
10.1.2 ：片选信号，输入、低电平有效。 ：写信号1，输入、低电平有效。在 有效时，用它 将数字锁存于第一级锁存器中。 BYTE1/ ：12位／4位输入选择，输入。高电平时， 高8位和低4位输入锁存；低电平时，低4位输入锁存。 ：传送控制信号，输入、低电平有效。 ：写信号2，输入、低电平有效。在 有效的条 件下，第一级锁存器中的数据传送到第二级的12位DAC寄存器 中。 （2）与外设相连的引脚 IOUT1：DAC电流输出1。它是逻辑电平为l的各位输出电流 之和。 IOUT2：DAC电流输出2。它是逻辑电平为0的各位输出电 流之和。 Rfb：反馈电阻。该电阻被制作在芯片内，用作运算放大器 的反馈电阻。 退 出 CSWR1 CS BYTE 2 XFER WR2 XFER
(3)其它 VREF:基准电压输入端。 VCC:逻辑电源。 AGND:模拟地 DGND:数字地。 3.DAC1210的应用实例 由于DAC1210具有两级缓冲,所以可与CPU的 数据线直接相连,PC机总线与DAC1210连接如图 10.4所示。 现计能排款决 退出 10.1.2
10.1.2 （3）其它 VREF：基准电压输入端。 VCC：逻辑电源。 AGND：模拟地。 DGND：数字地。 3. DAC 1210的应用实例 由于DAC1210具有两级缓冲，所以可与CPU的 数据线直接相连，PC机总线与DAC 1210连接如图 10.4所示。 退 出
个数据的转换的过程是:当译码输出Y0=0,且W=0时 使引脚BYTE1 BY我电平,则向DAC1210写入高8位数 据 1且、,使引脚BYTE/BY低电 据一起写入BAC1210的第二级DA心备荐器,进行D/A转换,避 免12位数据不是二次送入DAC转换器而使输出产生瞬间毛刺。 这个转换过程可用下列程序段完成。 MOV D×,340H MOV AL. DataH OUT DXAL INC DX MOV AL DataL OUT DXAL INC DX OUT DXAL 现计能排款决 退出 10.1.2
10.1.2 一个数据的转换的过程是：当译码输出 =0，且 =0时， 使引脚BYTE1/ 为高电平，则向DAC 1210写入高8位数 据；当 =0，且 =0时，使引脚BYTE1/ 为低电平， 则向DAC 1210写入低4位；当 =0，且 =0时，则12位数 据一起写入DAC 1210的第二级DAC寄存器，进行D/A转换，避 免12位数据不是一次送入DAC转换器而使输出产生瞬间毛刺。 这个转换过程可用下列程序段完成。 MOV DX,340H MOV AL,DataH OUT DX,AL INC DX MOV AL,DataL OUT DX,AL INC DX OUT DX,AL 退 出 Y0 IOW BYTE 2 Y1 IOW BYTE 2 Y2 IOW