《数字电子技术》课程PPT教学课件课件（电类）第04章 组合逻辑电路 4.4 若干典型的组合逻辑集成电路

2.键盘输入8421BCD码编码器功能表输入输出S.STCS,S4S,SsS,ABDSoS,S.GS1111011111000011110011一11111011111010011111011111101101111111111110110110111011011110111111111111101001011111101111100111111101111000111011111100011111111111100001101该编码器为输入低电平有效A<>>

输 入 输 出 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 A B C D GS 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 该编码器为输入低电平有效 2. 键盘输入8421BCD码编码器功能表

2=1=11--0时，Y.Yo=00YYo-?当所有的输入都为1时，YYo-?Y.Yo-00无法输出有效编码结论：普通编码器不能同时输入两个已上的有效编码信号

当所有的输入都为1时， Y1Y0 = ？ Y1Y0 = 00 无法输出有效编码。 结论：普通编码器不能同时输入两个已上的有效编码信号 I2 = I3 = 1 , I1= I0= 0时， Y1Y0 = ？ Y1Y0 = 00

3.优先编码器优先编码器的提出：实际应用中，经常有两个或更多输入编码信号同时有效。必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器

3. 优先编码器 优先编码器的提出： 实际应用中，经常有两 个或更多输入编码信号 同时有效。 必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。 识别多个编码请求信号的优先级别，并进行相应编码的逻 辑部件称为优先编码器

（2）优先编码器线（4-2线优先编码器）（设计）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为I～I输出为YY输入为编码信号1~1（1）列出功能表（2）写出逻辑表达式输入输出I,121IoYYoY=13+13000001Yo=111+13X000111X001X（3）画出逻辑电路（略）XXX111高低A人

(2)优先编码器线(4─2 线优先编码器)（设计） （1）列出功能表 输 入 输 出 I0 I1 I2 I3 Y1 Y0 1 0 0 0 0 0 × 1 0 0 0 1 × × 1 0 1 0 × × × 1 1 1 低 高 （2）写出逻辑表达式 （3）画出逻辑电路（略） 输入编码信号高电平有效，输出为二进制代码 输入编码信号优先级从高到低为 I0 I3 ~ 输入为编码信号I3  I0 输出为Y1 Y0 Y1 =I2 I3 +I3 Y0 =I1 I2 I3 +I3

2集成电路编码器优先编码器CD4532的示意框图、引脚图nnnnnnnnOOOOOOA

优先编码器CD4532的示意框图、引脚图 2 集成电路编码器