《高速PCB设计指南》高速PCB设计指南之七

高速PCB设计指南 高速PCB设计指南之七 第一篇PCB基本概念 1、“层ayer)”的概念 与字处理或其它许多软件中为实现图、文、色彩等的嵌套与合成而引入的“层”的概念有 所同, Protel的“层”不是虚拟的,而是印刷板材料本身实实在在的各铜箔层。现今,由于电 子线路的元件密集安装。防干扰和布线等特殊要求,一些较新的电子产品中所用的印刷板不 仅有上下两面供走线,在板的中间还设有能被特殊加工的夹层铜箔,例如,现在的计算机主 板所用的印板材料多在4层以上。这些层因加工相对较难而大多用于设置走线较为简单的电 源布线层(如软件中的 Ground dever和 Power dever),并常用大面积填充的办法来布线(如 软件中的 External Phalle和Fi)。上下位置的表面层与中间各层需要连通的地方用软件中 提到的所谓过孔(va)”来沟通。有了以上解释,就不难理解“多层焊盘”和“布线层设置” 的有关概念了。举个简单的例子,不少人布线完成,到打印出来时方才发现很多连线的终端 都没有焊盘,其实这是自己添加器件库时忽略了“层”的概念,没把自己绘制封装的焊盘特性 定义为”多层(Muli- ayer)的缘故。要提醒的是,一旦选定了所用印板的层数,务必关 闭那些未被使用的层,免得惹事生非走弯路。 2、过孔(Ⅴia 为连通各层之间的线路,在各层需要连通的导线的文汇处钻上一个公共孔,这就是过孔 工艺上在过孔的孔壁圆柱面上用化学沉积的方法镀上一层金属,用以连通中间各层需要连通 的铜箔,而过孔的上下两面做成普通的焊盘形状,可直接与上下两面的线路相通,也可不连 般而言,设计线路时对过孔的处理有以下原则: (1)尽量少用过孔,一旦选用了过孔,务必处理好它与周边各实体的间隙,特别是 容易被忽视的中间各层与过孔不相连的线与过孔的间隙,如果是自动布线,可 在“过孔数量最小化”( Via minimiz8tion)子菜单里选择“on”项来自动解决 (2)需要的载流量越大,所需的过孔尺寸越大,如电源层和地层与其它层联接所用 的过孔就要大一些 3、丝印层( Overlay) 为方便电路的安装和维修等,在印刷板的上下两表面印刷上所需要的标志图案和文字代 号等,例如元件标号和标称值、元件外廓形状和厂家标志、生产日期等等。不少初学者设计 丝印层的有关内容时,只注意文字符号放置得整齐美观,忽略了实际制出的PCB效果。他 们设计的印板上,字符不是被元件挡住就是侵入了助焊区域被抹赊,还有的把元件标号打在 相邻元件上,如此种种的设计都将会给装配和维修带来很大不便。正确的丝印层字符布置原 则是:”不出歧义,见缝插针,美观大方”。 4、SMD的特殊性 Protel封装库内有大量SMD封装,即表面焊装器件。这类器件除体积小巧之外的最大 特点是单面分布元引脚孔。因此,选用这类器件要定义好器件所在面,以免“丢失引脚

高速 PCB 设计指南 - 1 - 高速 PCB 设计指南之七 第一篇 PCB 基本概念 1、“层(Layer) ”的概念 与字处理或其它许多软件中为实现图、文、色彩等的嵌套与合成而引入的“层”的概念有 所同，Protel 的“层”不是虚拟的，而是印刷板材料本身实实在在的各铜箔层。现今，由于电 子线路的元件密集安装。防干扰和布线等特殊要求，一些较新的电子产品中所用的印刷板不 仅有上下两面供走线，在板的中间还设有能被特殊加工的夹层铜箔，例如，现在的计算机主 板所用的印板材料多在 4 层以上。这些层因加工相对较难而大多用于设置走线较为简单的电 源布线层（如软件中的 Ground Dever 和 Power Dever），并常用大面积填充的办法来布线（如 软件中的 ExternaI P1a11e 和 Fill）。上下位置的表面层与中间各层需要连通的地方用软件中 提到的所谓“过孔（Via）”来沟通。有了以上解释，就不难理解“多层焊盘”和“布线层设置” 的有关概念了。举个简单的例子，不少人布线完成，到打印出来时方才发现很多连线的终端 都没有焊盘，其实这是自己添加器件库时忽略了“层”的概念，没把自己绘制封装的焊盘特性 定义为”多层（Mulii 一 Layer）的缘故。要提醒的是，一旦选定了所用印板的层数，务必关 闭那些未被使用的层，免得惹事生非走弯路。 2、过孔(Via) 为连通各层之间的线路，在各层需要连通的导线的文汇处钻上一个公共孔，这就是过孔。 工艺上在过孔的孔壁圆柱面上用化学沉积的方法镀上一层金属，用以连通中间各层需要连通 的铜箔，而过孔的上下两面做成普通的焊盘形状，可直接与上下两面的线路相通，也可不连。 一般而言，设计线路时对过孔的处理有以下原则： （1） 尽量少用过孔，一旦选用了过孔，务必处理好它与周边各实体的间隙，特别是 容易被忽视的中间各层与过孔不相连的线与过孔的间隙，如果是自动布线，可 在“过孔数量最小化” （ Via Minimiz8tion）子菜单里选择“on”项来自动解决。 （2） 需要的载流量越大，所需的过孔尺寸越大，如电源层和地层与其它层联接所用 的过孔就要大一些。 3、丝印层（Overlay） 为方便电路的安装和维修等，在印刷板的上下两表面印刷上所需要的标志图案和文字代 号等，例如元件标号和标称值、元件外廓形状和厂家标志、生产日期等等。不少初学者设计 丝印层的有关内容时，只注意文字符号放置得整齐美观，忽略了实际制出的 PCB 效果。他 们设计的印板上，字符不是被元件挡住就是侵入了助焊区域被抹赊，还有的把元件标号打在 相邻元件上，如此种种的设计都将会给装配和维修带来很大不便。正确的丝印层字符布置原 则是：”不出歧义，见缝插针，美观大方”。 4、SMD 的特殊性 Protel 封装库内有大量 SMD 封装，即表面焊装器件。这类器件除体积小巧之外的最大 特点是单面分布元引脚孔。因此，选用这类器件要定义好器件所在面，以免“丢失引脚

高速PCB设计指南 ( Missing plns)”。另外,这类元件的有关文字标注只能随元件所在面放置 5、网格状填充区( External plane)和填充区(Fil) 正如两者的名字那样,网络状填充区是把大面积的铜箔处理成网状的,填充区仅是完整 保留铜箔。初学者设计过程中在计算机上往往看不到二者的区别,实质上,只要你把图面放 大后就一目了然了。正是由于平常不容易看出二者的区别,所以使用时更不注意对二者的区 分,要强调的是,前者在电路特性上有较强的抑制高频干扰的作用,适用于需做大面积填充 的地方,特别是把某些区域当做屏蔽区、分割区或大电流的电源线时尤为合适。后者多用于 般的线端部或转折区等需要小面积填充的地方 6、焊盘(Pad) 焊盘是PCB设计中最常接触也是最重要的概念,但初学者却容易忽视它的选择和修正 在设计中千篇一律地使用圆形焊盘。选择元件的焊盘类型要综合考虑该元件的形状、大小、 布置形式、振动和受热情况、受力方向等因素。 Protel在封装库中给出了一系列不同大小和 形状的焊盘,如圆、方、八角、圆方和定位用焊盘等,但有时这还不够用,需要自己编辑。 例如,对发热且受力较大、电流较大的焊盘,可自行设计成“泪滴状”,在大家熟悉的彩电 PCB的行输出变压器引脚焊盘的设计中,不少厂家正是采用的这种形式。一般而言,自行 编辑焊盘时除了以上所讲的以外,还要考虑以下原则: (1)形状上长短不一致时要考虑连线宽度与焊盘特定边长的大小差异不能过大 (2)需要在元件引角之间走线时选用长短不对称的焊盘往往事半功倍 (3)各元件焊盘孔的大小要按元件引脚粗细分别编辑确定,原则是孔的尺寸比引脚直 径大0.2-0.4毫米。 7、各类膜(Mask) 这些膜不仅是PeB制作工艺过程中必不可少的,而且更是元件焊装的必要条件。按“膜” 所处的位置及其作用,“膜”可分为元件面(或焊接面)助焊膜( TOp or Bottom和元件面(或 焊接面)阻焊膜( TOp or BottomPaste Mask)两类。顾名思义,助焊膜是涂于焊盘上,提 高可焊性能的一层膜,也就是在绿色板子上比焊盘略大的各浅色圆斑。阻焊膜的情况正好相 反,为了使制成的板子适应波峰焊等焊接形式,要求板子上非焊盘处的铜箔不能粘锡,因此 在焊盘以外的各部位都要涂覆一层涂料,用于阻止这些部位上锡。可见,这两种膜是一种互 补关系。由此讨论,就不难确定菜单中 类似“ older Mask Enlargement”等项目的设置了 8、飞线,飞线有两重含义 (1)自动布线时供观察用的类似橡皮筋的网络连线,在通过网络表调入元件并做了初 步布局后,用“Show命令就可以看到该布局下的网络连线的交叉状况,不断调整元件的位 置使这种交叉最少,以获得最大的自动布线的布通率。这一步很重要,可以说是磨刀不误砍 柴功,多花些时间,值! 另外,自动布线结束,还有哪些网络尚未布通,也可通过该功能来查找。找出未布通网 络之后,可用手工补偿,实在补偿不了就要用到“飞线”的第二层含义,就是在将来的印板上 用导线连通这些网络。要交待的是,如果该电路板是大批量自动线生产,可将这种飞线视为 0欧阻值、具有统一焊盘间距的电阻元 件来进行设计

高速 PCB 设计指南 - 2 - （Missing Plns）”。另外，这类元件的有关文字标注只能随元件所在面放置。 5、网格状填充区（External Plane ）和填充区(Fill) 正如两者的名字那样，网络状填充区是把大面积的铜箔处理成网状的，填充区仅是完整 保留铜箔。初学者设计过程中在计算机上往往看不到二者的区别，实质上，只要你把图面放 大后就一目了然了。正是由于平常不容易看出二者的区别，所以使用时更不注意对二者的区 分，要强调的是，前者在电路特性上有较强的抑制高频干扰的作用，适用于需做大面积填充 的地方，特别是把某些区域当做屏蔽区、分割区或大电流的电源线时尤为合适。后者多用于 一般的线端部或转折区等需要小面积填充的地方。 6、焊盘( Pad) 焊盘是 PCB 设计中最常接触也是最重要的概念，但初学者却容易忽视它的选择和修正， 在设计中千篇一律地使用圆形焊盘。选择元件的焊盘类型要综合考虑该元件的形状、大小、 布置形式、振动和受热情况、受力方向等因素。Protel 在封装库中给出了一系列不同大小和 形状的焊盘，如圆、方、八角、圆方和定位用焊盘等，但有时这还不够用，需要自己编辑。 例如，对发热且受力较大、电流较大的焊盘，可自行设计成“泪滴状”，在大家熟悉的彩电 PCB 的行输出变压器引脚焊盘的设计中，不少厂家正是采用的这种形式。一般而言，自行 编辑焊盘时除了以上所讲的以外，还要考虑以下原则： （1）形状上长短不一致时要考虑连线宽度与焊盘特定边长的大小差异不能过大； （2）需要在元件引角之间走线时选用长短不对称的焊盘往往事半功倍； （3）各元件焊盘孔的大小要按元件引脚粗细分别编辑确定，原则是孔的尺寸比引脚直 径大 0．2- 0．4 毫米。 7、各类膜（Mask） 这些膜不仅是 PcB 制作工艺过程中必不可少的，而且更是元件焊装的必要条件。按“膜” 所处的位置及其作用，“膜”可分为元件面（或焊接面）助焊膜（TOp or Bottom 和元件面（或 焊接面）阻焊膜（TOp or BottomPaste Mask）两类。 顾名思义，助焊膜是涂于焊盘上，提 高可焊性能的一层膜，也就是在绿色板子上比焊盘略大的各浅色圆斑。阻焊膜的情况正好相 反，为了使制成的板子适应波峰焊等焊接形式，要求板子上非焊盘处的铜箔不能粘锡，因此 在焊盘以外的各部位都要涂覆一层涂料，用于阻止这些部位上锡。可见，这两种膜是一种互 补关系。由此讨论，就不难确定菜单中 类似“solder Mask En1argement”等项目的设置了。 8、飞线，飞线有两重含义： （1）自动布线时供观察用的类似橡皮筋的网络连线，在通过网络表调入元件并做了初 步布局后，用“Show 命令就可以看到该布局下的网络连线的交叉状况，不断调整元件的位 置使这种交叉最少，以获得最大的自动布线的布通率。这一步很重要，可以说是磨刀不误砍 柴功，多花些时间，值！ 另外，自动布线结束，还有哪些网络尚未布通，也可通过该功能来查找。找出未布通网 络之后，可用手工补偿，实在补偿不了就要用到“飞线”的第二层含义，就是在将来的印板上 用导线连通这些网络。要交待的是，如果该电路板是大批量自动线生产，可将这种飞线视为 0 欧阻值、具有统一焊盘间距的电阻元 件来进行设计

高速PCB设计指南 第二篇避免混合讯号系统的设计陷阱 内容:要想成功的运用现在的SOC,板级和系统级设计师必须了解如何最好地放置元件, 布置走线,以及利用保护元件。 它们被称为数码式蜂窝电话,但其中所包含的模拟功能,比较起所谓的模拟蜂窝电话之 前度品种还要多。事实上,需要处理连续状态值(例如语音,影像,温度,压力等)的仼何 系统,都会有它的模拟功能,那怕是在其名字里出现数码式这个词语。今天的多媒体PC也 毫无例外,它们有着语音和影像的输入和输出,对发热的中央处理机进行迫切的温度监示, 以及高性能调制解调器,这些系统同样地,其混合讯号功能清单上的项目也愈来愈多 两种系统的趋势对於进行混合设计的人们来说,又带来了新的挑战。便携式通讯和运算 器件的体积重量不断减少,但又不断地推高功能。而桌面系统又不断提高中央处理机能力和 通讯周边的速度。肯定的是,在设计现代的数码电路板同时又要避免振铃、噪声引致的差错, 和地电位跳动等问题,实在相当困难的。但是,当你添加那些易受噪声影响的模拟讯号线路 逼近於方波激励的数码式数据线路,问题更为严重。 在芯片级,现时的SOC(芯片上的系统)需要有逻辑电路、模拟电路,以及热动力学 设计方面的专才。要成功地使用这些IC,板级和系统级设计师需要了解如何最好地放置元 件,布置走线,以及利用保护元件。 本文讲述的是现时混合讯号系统设计中的常见陷阱,并提供一些指引以清除或移开它 们。不过,在探讨特定问题和作出提议之前,先详细看看系统设计的两种潮流一小型化和高 速化一如何影响这些问题,会有很大的帮助 1、“小型化”的趋势 拿199年的蜂窝电话与五年前的产品作个比较,芯片数目少得很多,重量和体积大幅 减少,电池寿命大幅延长。在这个进程中,主要因素是混合讯号IC解决方案中有很大进展。 不过,随着芯片几何尺寸的缩减,电路板上布线的间距趋近,物理学的规律开始呈现出来。 并行的走线愈来愈接近产生了愈来愈大寄生电容耦合,而这简直是和距离平方成反比关 系的结果,以前只有少数几根走线的空间,现在纳入了许多走线,结果,甚至是不相邻的走 线之间的电容性耦合也会构成问题 蜂窝电话,由其性质所决定,是被人拿着使用的设备。在低温度的日子里,你正在地毯 上走来走去,然後拿起蜂窝电话,接着“啪”一这就会把一个高电压,静电放电(ESD)脉冲 传到这个设备那里。如果没有适当的ESD保护,一个或多个IC有可能受到损坏。不过,增 添外部元件来保护ESD的破坏又会与小型化趋势相违背 另一个问题是能源管理,蜂窝电话用户希望电池的两次充电之间隔愈长愈好。这意味着 DC-至-DC转换器必须是很高效率的。开关技术是它的答案,但在此情况下,转换器也成了 它自己的潜在噪声源。所以必须小心选择、放置转换器,也要小心进行互连。还有,由於体 积是不可忽视的因素,应该选择可以采用物理尺寸最小的无源元件的那种部件。如果采用线 性稳压器的话,应该挑选超低压差式的,可让输出维持於最小电池电压。这就能让电池不再 提供足够电能之前尽行地放电 2、“高速化”趋势 将1999年中档PC的规格与五年前的相比较,它的中央处理机速度提高了大约一个数 量级,而由CPU消耗的电流也提高了约一个数量级。当你将高速度和大电流结合一起,V=L

高速 PCB 设计指南 - 3 - 第二篇 避免混合讯号系统的设计陷阱 内容:要想成功的运用现在的 SOC，板级和系统级设计师必须了解如何最好地放置元件， 布置走线，以及利用保护元件。 它们被称为数码式蜂窝电话，但其中所包含的模拟功能，比较起所谓的模拟蜂窝电话之 前度品种还要多。事实上，需要处理连续状态值（例如语音，影像，温度，压力等）的任何 系统，都会有它的模拟功能，那怕是在其名字里出现数码式这个词语。今天的多媒体 PC 也 毫无例外，它们有着语音和影像的输入和输出，对发热的中央处理机进行迫切的温度监示， 以及高性能调制解调器，这些系统同样地，其混合讯号功能清单上的项目也愈来愈多。 两种系统的趋势对於进行混合设计的人们来说，又带来了新的挑战。便携式通讯和运算 器件的体积重量不断减少，但又不断地推高功能。而桌面系统又不断提高中央处理机能力和 通讯周边的速度。肯定的是，在设计现代的数码电路板同时又要避免振铃、噪声引致的差错， 和地电位跳动等问题，实在相当困难的。但是，当你添加那些易受噪声影响的模拟讯号线路 逼近於方波激励的数码式数据线路，问题更为严重。 在芯片级，现时的 SOC（芯片上的系统）需要有逻辑电路、模拟电路，以及热动力学 设计方面的专才。要成功地使用这些 IC，板级和系统级设计师需要了解如何最好地放置元 件，布置走线，以及利用保护元件。 本文讲述的是现时混合讯号系统设计中的常见陷阱，并提供一些指引以清除或移开它 们。不过，在探讨特定问题和作出提议之前，先详细看看系统设计的两种潮流—小型化和高 速化—如何影响这些问题，会有很大的帮助。 1、 “小型化”的趋势 拿 1999 年的蜂窝电话与五年前的产品作个比较，芯片数目少得很多，重量和体积大幅 减少，电池寿命大幅延长。在这个进程中，主要因素是混合讯号 IC 解决方案中有很大进展。 不过，随着芯片几何尺寸的缩减，电路板上布线的间距趋近，物理学的规律开始呈现出来。 并行的走线愈来愈接近产生了愈来愈大寄生电容耦合，而这简直是和距离平方成反比关 系的结果，以前只有少数几根走线的空间，现在纳入了许多走线，结果，甚至是不相邻的走 线之间的电容性耦合也会构成问题。 蜂窝电话，由其性质所决定，是被人拿着使用的设备。在低温度的日子里，你正在地毯 上走来走去，然後拿起蜂窝电话，接着“啪”—这就会把一个高电压，静电放电（ESD）脉冲 传到这个设备那里。如果没有适当的 ESD 保护，一个或多个 IC 有可能受到损坏。不过，增 添外部元件来保护 ESD 的破坏又会与小型化趋势相违背。 另一个问题是能源管理，蜂窝电话用户希望电池的两次充电之间隔愈长愈好。这意味着 DC-至-DC 转换器必须是很高效率的。开关技术是它的答案，但在此情况下，转换器也成了 它自己的潜在噪声源。所以必须小心选择、放置转换器，也要小心进行互连。还有，由於体 积是不可忽视的因素，应该选择可以采用物理尺寸最小的无源元件的那种部件。如果采用线 性稳压器的话，应该挑选超低压差式的，可让输出维持於最小电池电压。这就能让电池不再 提供足够电能之前尽行地放电。 2、 “高速化”趋势 将 1999 年中档 PC 的规格与五年前的相比较，它的中央处理机速度提高了大约一个数 量级，而由 CPU 消耗的电流也提高了约一个数量级。当你将高速度和大电流结合一起，V=L

高速PCB设计指南 (di/dt)关系式中的didt'部份大幅地提高。事实上,电路板中半寸长的地线可能会感应起 超过1伏特的电压於其上。对於转换器来说,地电位参考线会感应电压的话,可能导致运作 停止 为要达致这些更高的速度,C在设计和制造上都采用深度次微米尺寸(例如0.35um) 这虽然缩减了几何尺寸而得到快得多的性能,但也会令这些器件更容易招致锁上( (latch-up) 及由瞬变引起的损害。而且,这些器件也要求更紧逼的能源管理以符合愈来愈严格的允许电 压范围。 现时的10/100 thernet网络介面卡(NlC)就是良好的例子,原来的10Base-T芯片 是大尺寸的CMOS器件,对於过电压损坏相对地是不那麽敏感的。然而,新型的芯片采用 了0.35μm的线宽,对於锁上以及因瞬变而失效非常敏感一因电能引致和雷电引致的瞬变。 现代的服务器,具有SMP(对称多处理能力)的体系结构,以及CPU以500MHz或以 上的频率来运作,就是能源分布挑战方面的好例子。你不可以简单地建造一个5V电源并把 布线引到相应的总线。以500MHz上限达20A或30A的电流开关,它要求於每个使用点 ( point-of-use)实际上有独立的转换器,还加上一个更大的一级电压源对这些转换器的全部 进行供电 趋势要求具有热交换( hotswap)的能力,意味着你要能做到在现用系统里插入或除下 电路板。这样做也是预告会有瞬变产生的。如此一来,无论插入的板抑或主板都必须有适当 的保护作用。 无论小型化或高速化的趋势都有其独特的问题。例如,大电流能源分布对於小型、便携 手持式设备来说,就不是个大问题。而对於桌面电脑和服务器来说,延长的电池寿命也不会 成为问题。不过,锁上和瞬变引致的损坏,在上述两方面都成为问题。 3、锁上和瞬变 对深度次微米IC从线宽的瞬变恶化了关於过电压状态的敏感性,意味着你要聪明一点, 对这些器件进行保护,但同时又不要影响它们的性能 在一个保护输入里,任何保护元件於正常运作下都必须呈现为一个高阻抗电路。它必须 加载尽可能小的电容负荷,例如,假定它是对正常输入讯号加入小小效应的话。不过,在过 电压的一瞬间,那同一个器件必须成为该瞬变电能的主要通路,将它从受保护器件的输入中 引开。还有,保护器件的承受电压应该高於它保护的引脚上的最大允许电压。同理,它的箝 位电压要足够低,以防止受保护器件的损坏,这是由於在瞬变情况下,输入上的电压会是保 护器件的箝位电压 以前,瞬变电压抑制(TVS)二极管在印刷电路板上有效地将瞬变箝位。传统的(TS) 二极管是固态PN结器件,低至5V的电压也工作得很好。它们有快速的响应时间,低的箝 位电压,高的电流浪涌能力一全都是所希望的特性。不过,传统TVS二极管的问题是低於 5V以下会抬起它的头。在这里,它们所采用的雪崩技术是个障碍。要在5V以下达致 Stand-of 电压,要采用高度的掺杂(在1018/cm-3或以上)。这反过来,又会引致更高的电容和漏电 电流,两者都会损害高性能的。传统的TVS二极管具有电压相关的电容,随电压减少而增 加。例如,在5V下,典型的ESD保护二极管会有400pF的结电容。我们可以想像一下 这样的电容性负载加於100Base- EThernet发射器或接收器的输入节点,或加於通用串行总 线(USB)输入,会有甚麽问题。而且,这些正正是最需要进行瞬变保护的那些电路类型。 低於5V电压的情况下,传统的TVvS二极管并非真正的选项。但这也不是说你再无可 选择的了。由加州伯克莱大学和 Semtech公司(加州 Newbury Park市)共同开发的一种新技 术,提供了一直低至28V工作电压的瞬变和ESD保护。你可以在一系列的TVS器件中去 选定一种,具有合适的电容, stand-of电压,和箝位电压来符合自己系统的要求。之後,还

高速 PCB 设计指南 - 4 - （di/dt）关系式中的“di/dt”部份大幅地提高。事实上，电路板中半寸长的地线可能会感应起 超过 1 伏特的电压於其上。对於转换器来说，地电位参考线会感应电压的话，可能导致运作 停止。 为要达致这些更高的速度，IC 在设计和制造上都采用深度次微米尺寸（例如 0.35μm）。 这虽然缩减了几何尺寸而得到快得多的性能，但也会令这些器件更容易招致锁上（latch-up） 及由瞬变引起的损害。而且，这些器件也要求更紧逼的能源管理以符合愈来愈严格的允许电 压范围。 现时的 10／100Ethernet 网络介面卡（NIC）就是良好的例子，原来的 10Base－T 芯片 是大尺寸的 CMOS 器件，对於过电压损坏相对地是不那麽敏感的。然而，新型的芯片采用 了 0.35μm 的线宽，对於锁上以及因瞬变而失效非常敏感—因电能引致和雷电引致的瞬变。 现代的服务器，具有 SMP（对称多处理能力）的体系结构，以及 CPU 以 500MHz 或以 上的频率来运作，就是能源分布挑战方面的好例子。你不可以简单地建造一个 5V 电源并把 布线引到相应的总线。以 500MHz 上限达 20A 或 30A 的电流开关，它要求於每个使用点 （point-of-use）实际上有独立的转换器，还加上一个更大的一级电压源对这些转换器的全部 进行供电。 趋势要求具有热交换（hotswap）的能力，意味着你要能做到在现用系统里插入或除下 电路板。这样做也是预告会有瞬变产生的。如此一来，无论插入的板抑或主板都必须有适当 的保护作用。 无论小型化或高速化的趋势都有其独特的问题。例如，大电流能源分布对於小型、便携、 手持式设备来说，就不是个大问题。而对於桌面电脑和服务器来说，延长的电池寿命也不会 成为问题。不过，锁上和瞬变引致的损坏，在上述两方面都成为问题。 3、锁上和瞬变 对深度次微米 IC 从线宽的瞬变恶化了关於过电压状态的敏感性，意味着你要聪明一点， 对这些器件进行保护，但同时又不要影响它们的性能。 在一个保护输入里，任何保护元件於正常运作下都必须呈现为一个高阻抗电路。它必须 加载尽可能小的电容负荷，例如，假定它是对正常输入讯号加入小小效应的话。不过，在过 电压的一瞬间，那同一个器件必须成为该瞬变电能的主要通路，将它从受保护器件的输入中 引开。还有，保护器件的承受电压应该高於它保护的引脚上的最大允许电压。同理，它的箝 位电压要足够低，以防止受保护器件的损坏，这是由於在瞬变情况下，输入上的电压会是保 护器件的箝位电压。 以前，瞬变电压抑制（TVS）二极管在印刷电路板上有效地将瞬变箝位。传统的（TVS） 二极管是固态 PN 结器件，低至 5V 的电压也工作得很好。它们有快速的响应时间，低的箝 位电压，高的电流浪涌能力—全都是所希望的特性。不过，传统 TVS 二极管的问题是低於 5V 以下会抬起它的头。在这里，它们所采用的雪崩技术是个障碍。要在 5V 以下达致 Stand-off 电压，要采用高度的掺杂（在 1018/cm-3 或以上）。这反过来，又会引致更高的电容和漏电 电流，两者都会损害高性能的。传统的 TVS 二极管具有电压相关的电容，随电压减少而增 加。例如，在 5V 下，典型的 ESD 保护二极管会有 400pF 的结电容。我们可以想像一下， 这样的电容性负载加於 100Base－TEthernet 发射器或接收器的输入节点，或加於通用串行总 线（USB）输入，会有甚麽问题。而且，这些正正是最需要进行瞬变保护的那些电路类型。 低於 5V 电压的情况下，传统的 TVS 二极管并非真正的选项。但这也不是说你再无可 选择的了。由加州伯克莱大学和 Semtech 公司（加州 NewburyPark 市）共同开发的一种新技 术，提供了一直低至 2.8V 工作电压的瞬变和 ESD 保护。你可以在一系列的 TVS 器件中去 选定一种，具有合适的电容，stand-off 电压，和箝位电压来符合自己系统的要求。之後，还

高速PCB设计指南 要考虑应把该器件放在板上的甚麽地方,如何给电路板布线等问题。 在保护通路中的寄生电感会引起高电压的过冲及令lC损坏。在快速上升时间瞬变的情 况尤甚,例如ESD。由ESD感应起的瞬变,据正C1000-4-2的定义,会在不到1纳秒(ns) 内到达它的峰值。以走线电感20nH/寸来计算,4份1寸走线自10A脉冲会引起50V的过 你必须考虑所有可能的感应通路,包括地线返回通路,在TVS和保护线路之间的通路, 以及由连接器至TVS器件的通路。而且,TvS器件应该尽可能地靠近连接器放置,以便将 瞬变耦合到靠近的其他走线 块10/lo0 Ethernet板是需要进行瞬变保护的子系统。在 Ethernet交换器和路由器中 所用的器件是暴露在高能量,雷电感应瞬变之下的。而所用的深度次微米IC在设计上对过 电压锁上又是极度敏感的。在典型系统里,每个端口所用的双绞线对介面由两个不同的讯号 对所组成一一对用於发射器,另一对用於接收器。发射器输入通常是最容易受到损坏的,在 个线路对中会出现有差异的致命性放电,并且透过变压器以电容性地耦合到 EthernetS 有一种情况是,讯号频率很高(100Mbis)而供电电压又低(典型是3.3V),保护器件 必须有很低的容性负载,而其 stand-o电压远低於5V。还有另一种情况,其中在保护通路 中的寄生电感可以导致很大的电压过冲。为使效率提到最高,电路板的布线应该是,保护器 和受保护线路之间的通路必须减至最低,而在RJ45连接器和保护器之间的通路长度也减至 最低 4、热交换/即插即用 愈来愈多的系统其设计是,在系统仍然加电期间,允许插板或插头随时插入和拔除。那 些插板或插头会插入到或拔除自带有讯号,电源线和地线的插座,而且有很高机会产生瞬变 此外,该系统还能够动态地调整其电源,以适应突然增加或减少的电流负载。 蜂窝电话或其他可携电子设备会无心地带电期间插入到或拔除自充电的系统。这同样也 会产生瞬变。在这里,除了瞬变保护之外,还需要有能源管理以适应突然增加或减少的电流 负载 USB介面的设计,是给桌面系统与周边设备之间,提高一种高速的串行介接能力。还 有,UB介面有一根电压供电线,可用来给连接着的周边设备供电。如果没有负载插入到 USB插座里,它就是个开路的插座。由人体静电对该插座感应的ESD脉冲放电,会导通至 电路板上,并会轻易地损坏USB控制器 你必须确保这种高速总线里,无论数据线抑或电源线都采取了保护。并且,尽管能源管 理已被写入到USB的规格中,但ESD的保护却还没有。 TVS器件可以用来提供适当的ESD保护。元件的放置和通路的长度仍然是重要的设计 问题。同样的排布指南应该仔细参详。务令TVS和受保护线之间的通路变短,并且务令TVS 器件尽可能靠近端口连接器 按照UsB规格的需要,应该采用固体电路能源分发开关器进行能源管理。在PC主机 中,它们提供短路电流保护和差错报告给控制器IC。在USB周边设备中,它们用来进行端 口切换,差错报告和供电电压斜降控制。 能源分配 如果将PC的电流量变化与10年前的相比,增幅之大实在令人惊诧。再加上时钟频率 的大幅增加,使得PC和服务器处於极高的dit环境之下。例如,若L为2.5μH及C等於 4×1500μF,在负载上的瞬变其数量级为200mV峰对峰值,恢复时间50微秒。使问题更复 杂的还有令CPU进入睡眠之类的模式,然後迅速地唤醒起来,所产生的瞬变是每微秒20

高速 PCB 设计指南 - 5 - 要考虑应把该器件放在板上的甚麽地方，如何给电路板布线等问题。 在保护通路中的寄生电感会引起高电压的过冲及令 IC 损坏。在快速上升时间瞬变的情 况尤甚，例如 ESD。由 ESD 感应起的瞬变，据 IEC1000-4-2 的定义，会在不到 1 纳秒（ns） 内到达它的峰值。以走线电感 20nH／寸来计算，4 份 1 寸走线自 10A 脉冲会引起 50V 的过 冲。 你必须考虑所有可能的感应通路，包括地线返回通路，在 TVS 和保护线路之间的通路， 以及由连接器至 TVS 器件的通路。而且，TVS 器件应该尽可能地靠近连接器放置，以便将 瞬变耦合到靠近的其他走线。 一块 10／100Ethernet 板是需要进行瞬变保护的子系统。在 Ethernet 交换器和路由器中 所用的器件是暴露在高能量，雷电感应瞬变之下的。而所用的深度次微米 IC 在设计上对过 电压锁上又是极度敏感的。在典型系统里，每个端口所用的双绞线对介面由两个不同的讯号 对所组成—一对用於发射器，另一对用於接收器。发射器输入通常是最容易受到损坏的，在 一个线路对中会出现有差异的致命性放电，并且透过变压器以电容性地耦合到 EthernetIC。 有一种情况是，讯号频率很高（100Mbit/s）而供电电压又低（典型是 3.3V），保护器件 必须有很低的容性负载，而其 stand-off 电压远低於 5V。还有另一种情况，其中在保护通路 中的寄生电感可以导致很大的电压过冲。为使效率提到最高，电路板的布线应该是，保护器 和受保护线路之间的通路必须减至最低，而在 RJ45 连接器和保护器之间的通路长度也减至 最低。 4、热交换／即插即用 愈来愈多的系统其设计是，在系统仍然加电期间，允许插板或插头随时插入和拔除。那 些插板或插头会插入到或拔除自带有讯号，电源线和地线的插座，而且有很高机会产生瞬变。 此外，该系统还能够动态地调整其电源，以适应突然增加或减少的电流负载。 蜂窝电话或其他可携电子设备会无心地带电期间插入到或拔除自充电的系统。这同样也 会产生瞬变。在这里，除了瞬变保护之外，还需要有能源管理以适应突然增加或减少的电流 负载。 USB 介面的设计，是给桌面系统与周边设备之间，提高一种高速的串行介接能力。还 有，UB 介面有一根电压供电线，可用来给连接着的周边设备供电。如果没有负载插入到 USB 插座里，它就是个开路的插座。由人体静电对该插座感应的 ESD 脉冲放电，会导通至 电路板上，并会轻易地损坏 USB 控制器。 你必须确保这种高速总线里，无论数据线抑或电源线都采取了保护。并且，尽管能源管 理已被写入到 USB 的规格中，但 ESD 的保护却还没有。 TVS 器件可以用来提供适当的 ESD 保护。元件的放置和通路的长度仍然是重要的设计 问题。同样的排布指南应该仔细参详。务令 TVS 和受保护线之间的通路变短，并且务令 TVS 器件尽可能靠近端口连接器。 按照 USB 规格的需要，应该采用固体电路能源分发开关器进行能源管理。在 PC 主机 中，它们提供短路电流保护和差错报告给控制器 IC。在 USB 周边设备中，它们用来进行端 口切换，差错报告和供电电压斜降控制。 5、 能源分配 如果将 PC 的电流量变化与 10 年前的相比，增幅之大实在令人惊诧。再加上时钟频率 的大幅增加，使得 PC 和服务器处於极高的 di/dt 环境之下。例如，若 L 为 2.5μH 及 C 等於 4×1500μF，在负载上的瞬变其数量级为 200mV 峰对峰值，恢复时间 50 微秒。使问题更复 杂的还有令 CPU 进入睡眠之类的模式，然後迅速地唤醒起来，所产生的瞬变是每微秒 20