《高速PCB设计指南》高速PCB设计指南之八

高速PCB设计指南 高速PCB设计指南之八 第一篇掌握IC封装的特性以达到最佳EMI抑制性能 将去耦电容直接放在IC封装内可以有效控制EMI并提高信号的完整性,本文从IC内 部封装入手,分析EM的来源、IC封装在EM控制中的作用,进而提出11个有效控制EM 的设计规则,包括封装选择、引脚结构考虑、输出驱动器以及去耦电容的设计方法等,有助 于设计工程师在新的设计中选择最合适的集成电路芯片,以达到最佳EM抑制的性能 现有的系统级EM控制技术包括 (1)电路封闭在一个 Faraday盒中(注意包含电路的机械封装应该密封)来实现EM (2)电路板或者系统的IO端口上采取滤波和衰减技术来实现EM控制 (3)现电路的电场和磁场的严格屏蔽,或者在电路板上采取适当的设计技术严格控 制PCB走线和电路板层(自屏蔽)的电容和电感,从而改善EMI性能 EMI控制通常需要结合运用上述的各项技术。一般来说,越接近EM源,实现EM控 制所需的成本就越小。PCB上的集成电路芯片是EM最主要的能量来源,因此如果能够深 入了解集成电路芯片的内部特征,可以简化PCB和系统级设计中的EM控制。 PCB板级和系统级的设计工程师通常认为,它们能够接触到的EM来源就是PCB。显 然,在PCB设计层面,确实可以做很多的工作来改善EM。然而在考虑EM控制时,设计 工程师首先应该考虑lC芯片的选择。集成电路的某些特征如封装类型、偏置电压和芯片的 工艺技术(例如CMOS、ECL、TL)等都对电磁干扰有很大的影响。本文将着重讨论这些问 题,并且探讨IC对EM控制的影响。 l、EM的来源 数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中,输出 端产生的方波信号频率并不是导致EM的唯一频率成分。该方波中包含频率范围宽广的正 弦谐波分量,这些正弦谐波分量构成工程师所关心的EM频率成分。最高EM频率也称为 EMI发射带宽,它是信号上升时间而不是信号频率的函数。计算EMI发射带宽的公式为 F=0.35/Tr 其中:F是频率,单位是GHz;Tr是单位为ns(纳秒)的信号上升时间或者下降时间 从上述公式中不难看出,如果电路的开关频率为50MHz,而采用的集成电路芯片的上升时 间是1ns,那么该电路的最高EM发射频率将达到350MHz,远远大于该电路的开关频率。 而如果IC的上升时间为500ps,那么该电路的最高EM发射频率将高达700MHz。众所周 知,电路中的每一个电压值都对应一定的电流,同样每一个电流都存在对应的电压。当IC 的输出在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时,这些信号电压和信号电流就会产 生电场和磁场,而这些电场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐 射的百分比,不仅是信号上升时间的函数,同时也取决于对信号源到负载点之间信号通道上 电容和电感的控制的好坏,在此,信号源位于PCB板的IC内部,而负载位于其它的IC内 部,这些lC可能在PCB上,也可能不在该PCB上。为了有效地控制EM,不仅需要关注 IC芯片自身的电容和电感,同样需要重视PCB上存在的电容和电感 当信号电压与信号回路之间的耦合不紧密时,电路的电容就会减小,因而对电场的抑制

高速 PCB 设计指南 - 1 - 高速 PCB 设计指南之八 第一篇 掌握 IC 封装的特性以达到最佳 EMI 抑制性能 将去耦电容直接放在 IC 封装内可以有效控制 EMI 并提高信号的完整性，本文从 IC 内 部封装入手，分析 EMI 的来源、IC 封装在 EMI 控制中的作用，进而提出 11 个有效控制 EMI 的设计规则，包括封装选择、引脚结构考虑、输出驱动器以及去耦电容的设计方法等，有助 于设计工程师在新的设计中选择最合适的集成电路芯片，以达到最佳 EMI 抑制的性能。 现有的系统级 EMI 控制技术包括： （1） 电路封闭在一个 Faraday 盒中(注意包含电路的机械封装应该密封)来实现 EMI 屏蔽； （2） 电路板或者系统的 I/O 端口上采取滤波和衰减技术来实现 EMI 控制； （3） 现电路的电场和磁场的严格屏蔽，或者在电路板上采取适当的设计技术严格控 制 PCB 走线和电路板层(自屏蔽)的电容和电感，从而改善 EMI 性能。 EMI 控制通常需要结合运用上述的各项技术。一般来说，越接近 EMI 源，实现 EMI 控 制所需的成本就越小。PCB 上的集成电路芯片是 EMI 最主要的能量来源，因此如果能够深 入了解集成电路芯片的内部特征，可以简化 PCB 和系统级设计中的 EMI 控制。 PCB 板级和系统级的设计工程师通常认为，它们能够接触到的 EMI 来源就是 PCB。显 然，在 PCB 设计层面，确实可以做很多的工作来改善 EMI。然而在考虑 EMI 控制时，设计 工程师首先应该考虑 IC 芯片的选择。集成电路的某些特征如封装类型、偏置电压和芯片的 工艺技术(例如 CMOS、ECL、TTL)等都对电磁干扰有很大的影响。本文将着重讨论这些问 题，并且探讨 IC 对 EMI 控制的影响。 1、EMI 的来源 数字集成电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中，输出 端产生的方波信号频率并不是导致 EMI 的唯一频率成分。该方波中包含频率范围宽广的正 弦谐波分量，这些正弦谐波分量构成工程师所关心的 EMI 频率成分。最高 EMI 频率也称为 EMI 发射带宽，它是信号上升时间而不是信号频率的函数。计算 EMI 发射带宽的公式为： F=0.35/Tr 其中：F 是频率，单位是 GHz；Tr 是单位为 ns(纳秒)的信号上升时间或者下降时间。 从上述公式中不难看出，如果电路的开关频率为 50MHz，而采用的集成电路芯片的上升时 间是 1ns，那么该电路的最高 EMI 发射频率将达到 350MHz，远远大于该电路的开关频率。 而如果 IC 的上升时间为 500ps，那么该电路的最高 EMI 发射频率将高达 700MHz。众所周 知，电路中的每一个电压值都对应一定的电流，同样每一个电流都存在对应的电压。当 IC 的输出在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时，这些信号电压和信号电流就会产 生电场和磁场，而这些电场和磁场的最高频率就是发射带宽。电场和磁场的强度以及对外辐 射的百分比，不仅是信号上升时间的函数，同时也取决于对信号源到负载点之间信号通道上 电容和电感的控制的好坏，在此，信号源位于 PCB 板的 IC 内部，而负载位于其它的 IC 内 部，这些 IC 可能在 PCB 上，也可能不在该 PCB 上。为了有效地控制 EMI，不仅需要关注 IC 芯片自身的电容和电感，同样需要重视 PCB 上存在的电容和电感。 当信号电压与信号回路之间的耦合不紧密时，电路的电容就会减小，因而对电场的抑制

高速PCB设计指南 作用就会减弱,从而使EMI增大;电路中的电流也存在同样的情况,如果电流同返回路径 之间耦合不佳,势必加大回路上的电感,从而增强了磁场,最终导致EM增加。换句话说 对电场控制不佳通常也会导致磁场抑制不佳。用来控制电路板中电磁场的措施与用来抑制 IC封装中电磁场的措施大体相似。正如同PCB设计的情况,IC封装设计将极大地影响EM。 电路中相当一部分电磁辐射是由电源总线中的电压瞬变造成的。当IC的输出级发生跳 变并驱动相连的PCB线为逻辑“高”时,lC芯片将从电源中吸纳电流,提供输出级所需的能 量。对于IC不断转换所产生的超高频电流而言,电源总线始于PCB上的去耦网络,止于IC 的输出级。如果输出级的信号上升时间为10ns,那么IC要在1.ns这么短的时间内从电源 上吸纳足够的电流来驱动PCB上的传输线。电源总线上电压的瞬变取决于电源总线路径上 的电感、吸纳的电流以及电流的传输时间。电压的瞬变由下面的公式所定义: V=Ldi/dt 其中:L是电流传输路径上电感的值:d表示信号上升时间间隔内电流的变化:dt表示 电流的传输时间(信号的上升时间) 由于IC管脚以及内部电路都是电源总线的一部分,而且吸纳电流和输出信号的上升时 间也在一定程度上取决于IC的工艺技术,因此选择合适的IC就可以在很大程度上控制上述 公式中提到的所有三个要素。 2、IC封装在电磁干扰控制中的作用 lC封装通常包括:硅基芯片、一个小型的内部PCB以及焊盘。硅基芯片安装在小型的 PCB上,通过绑定线实现硅基芯片与焊盘之间的连接,在某些封装中也可以实现直接连接 小型PCB实现硅基芯片上的信号和电源与IC封装上的对应管脚之间的连接,这样就实现了 硅基芯片上信号和电源节点的对外延伸。贯穿该IC的电源和信号的传输路径包括:硅基芯 片、与小型PCB之间的连线、PCB走线以及IC封装的输入和输出管脚。对电容和电感(对 应于电场和磁场)控制的好坏在很大程度上取决于整个传输路径设计的好坏。某些设计特征 将直接影响整个IC芯片封装的电容和电感。 首先看硅基芯片与内部小电路板之间的连接方式。许多的IC芯片都采用绑定线来实现 硅基芯片与内部小电路板之间的连接,这是一种在硅基芯片与内部小电路板之间的极细的飞 线。这种技术之所以应用广泛是因为硅基芯片和内部小电路板的热胀系数(CTE)相近。芯片 本身是一种硅基器件,其热胀系数与典型的PCB材料(如环氧树脂)的热胀系数有很大的差 别。如果硅基芯片的电气连接点直接安装在内部小PCB上的话,那么在一段相对较短的时 间之后,IC封装内部温度的变化导致热胀冷缩,这种方式的连接就会因为断裂而失效。绑 定线是一种适应这种特殊环境的引线方式,它可以承受大量的弯曲变形而不容易断裂。 采用绑定线的问题在于,每一个信号或者电源线的电流环路面积的增加将导致电感值升 高。获得较低电感值的优良设计就是实现硅基芯片与内部PCB之间的直接连接,也就是说 硅基芯片的连接点直接粘接在PCB的焊盘上。这就要求选择使用一种特殊的PCB板基材料, 这种材料应该具有极低的CTE。而选择这种材料将导致IC芯片整体成本的增加,因而采用 这种工艺技术的芯片并不常见,但是只要这种将硅基芯片与载体PCB直接连接的IC存在并 且在设计方案中可行,那么采用这样的IC器件就是较好的选择。 般来说,在IC封装设计中,降低电感并且增大信号与对应回路之间或者电源与地之 间电容是选择集成电路芯片过程的首选考虑。举例来说,小间距的表面贴装与大间距的表面 贴装工艺相比,应该优先考虑选择采用小间距的表面贴装工艺封装的IC芯片,而这两种类 型的表面贴装工艺封装的IC芯片都优于过孔引线类型的封装。BGA封装的IC芯片同任何 常用的封装类型相比具有最低的引线电感。从电容和电感控制的角度来看,小型的封装和更 细的间距通常总是代表性能的提高

高速 PCB 设计指南 - 2 - 作用就会减弱，从而使 EMI 增大；电路中的电流也存在同样的情况，如果电流同返回路径 之间耦合不佳，势必加大回路上的电感，从而增强了磁场，最终导致 EMI 增加。换句话说， 对电场控制不佳通常也会导致磁场抑制不佳。用来控制电路板中电磁场的措施与用来抑制 IC 封装中电磁场的措施大体相似。正如同 PCB 设计的情况，IC 封装设计将极大地影响 EMI。 电路中相当一部分电磁辐射是由电源总线中的电压瞬变造成的。当 IC 的输出级发生跳 变并驱动相连的 PCB 线为逻辑“高”时，IC 芯片将从电源中吸纳电流，提供输出级所需的能 量。对于 IC 不断转换所产生的超高频电流而言，电源总线始于 PCB 上的去耦网络，止于 IC 的输出级。如果输出级的信号上升时间为 1.0ns，那么 IC 要在 1.0ns 这么短的时间内从电源 上吸纳足够的电流来驱动 PCB 上的传输线。电源总线上电压的瞬变取决于电源总线路径上 的电感、吸纳的电流以及电流的传输时间。电压的瞬变由下面的公式所定义： V=Ldi/dt， 其中：L 是电流传输路径上电感的值；di 表示信号上升时间间隔内电流的变化；dt 表示 电流的传输时间(信号的上升时间)。 由于 IC 管脚以及内部电路都是电源总线的一部分，而且吸纳电流和输出信号的上升时 间也在一定程度上取决于 IC 的工艺技术，因此选择合适的 IC 就可以在很大程度上控制上述 公式中提到的所有三个要素。 2、IC 封装在电磁干扰控制中的作用 IC 封装通常包括：硅基芯片、一个小型的内部 PCB 以及焊盘。硅基芯片安装在小型的 PCB 上，通过绑定线实现硅基芯片与焊盘之间的连接，在某些封装中也可以实现直接连接。 小型 PCB 实现硅基芯片上的信号和电源与 IC 封装上的对应管脚之间的连接，这样就实现了 硅基芯片上信号和电源节点的对外延伸。贯穿该 IC 的电源和信号的传输路径包括：硅基芯 片、与小型 PCB 之间的连线、PCB 走线以及 IC 封装的输入和输出管脚。对电容和电感(对 应于电场和磁场)控制的好坏在很大程度上取决于整个传输路径设计的好坏。某些设计特征 将直接影响整个 IC 芯片封装的电容和电感。 首先看硅基芯片与内部小电路板之间的连接方式。许多的 IC 芯片都采用绑定线来实现 硅基芯片与内部小电路板之间的连接，这是一种在硅基芯片与内部小电路板之间的极细的飞 线。这种技术之所以应用广泛是因为硅基芯片和内部小电路板的热胀系数(CTE)相近。芯片 本身是一种硅基器件，其热胀系数与典型的 PCB 材料(如环氧树脂)的热胀系数有很大的差 别。如果硅基芯片的电气连接点直接安装在内部小 PCB 上的话，那么在一段相对较短的时 间之后，IC 封装内部温度的变化导致热胀冷缩，这种方式的连接就会因为断裂而失效。绑 定线是一种适应这种特殊环境的引线方式，它可以承受大量的弯曲变形而不容易断裂。 采用绑定线的问题在于，每一个信号或者电源线的电流环路面积的增加将导致电感值升 高。获得较低电感值的优良设计就是实现硅基芯片与内部 PCB 之间的直接连接，也就是说 硅基芯片的连接点直接粘接在 PCB 的焊盘上。这就要求选择使用一种特殊的 PCB 板基材料， 这种材料应该具有极低的 CTE。而选择这种材料将导致 IC 芯片整体成本的增加，因而采用 这种工艺技术的芯片并不常见，但是只要这种将硅基芯片与载体 PCB 直接连接的 IC 存在并 且在设计方案中可行，那么采用这样的 IC 器件就是较好的选择。 一般来说，在 IC 封装设计中，降低电感并且增大信号与对应回路之间或者电源与地之 间电容是选择集成电路芯片过程的首选考虑。举例来说，小间距的表面贴装与大间距的表面 贴装工艺相比，应该优先考虑选择采用小间距的表面贴装工艺封装的 IC 芯片，而这两种类 型的表面贴装工艺封装的 IC 芯片都优于过孔引线类型的封装。BGA 封装的 IC 芯片同任何 常用的封装类型相比具有最低的引线电感。从电容和电感控制的角度来看，小型的封装和更 细的间距通常总是代表性能的提高

高速PCB设计指南 引线结构设计的一个重要特征是管脚的分配。由于电感和电容值的大小都取决于信号或 者是电源与返回路径之间的接近程度,因此要考虑足够多的返回路径 电源和地管脚应该成对分配,每一个电源管脚都应该有对应的地管脚相邻分布,而且在 这种引线结构中应该分配多个电源和地管脚对。这两方面的特征都将极大地降低电源和地之 间的环路电感,有助于减少电源总线上的电压瞬变,从而降低EM。由于习惯上的原因 现在市场上的许多IC芯片并没有完全遵循上述设计规则,然而IC设计和生产厂商都深刻理 解这种设计方法的优点,因而在新的C芯片设计和发布时IC厂商更关注电源的连接。 理想情况下,要为每一个信号管脚都分配一个相邻的信号返回管脚(如地管脚)。实际情 况并非如此,即使思想最前卫的IC厂商也没有如此分配IC芯片的管脚,而是采用其它折衷 方法。在BGA封装中,一种行之有效的设计方法是在每组八个信号管脚的中心设置一个信 号的返回管脚,在这种管脚排列方式下,每一个信号与信号返回路径之间仅相差一个管脚的 距离。而对于四方扁平封装(QFP或者其它鸥翼( gull wing)型封装形式的lC来说,在信号组 的中心放置一个信号的返回路径是不现实的,即便这样也必须保证每隔4到6个管脚就放置 个信号返回管脚。需要注意的是,不同的IC工艺技术可能采用不同的信号返回电压。有 的IC使用地管脚(如TTL器件)作为信号的返回路径,而有的IC则使用电源管脚(如绝大多 数的ECL器件)作为信号的返回路径,也有的IC同时使用电源和地管脚(比如大多数的CMOS 器件)作为信号的返回路径。因此设计工程师必须熟悉设计中使用的IC芯片逻辑系列,了解 它们的相关工作情况。 IC芯片中电源和地管脚的合理分布不仅能够降低EMI,而且可以极大地改善地弹反射 ( ground bounce)效果。当驱动传输线的器件试图将传输线下拉到逻辑低时,地弹反射却仍然 维持该传输线在逻辑低阈值电平之上,地弹反射可能导致电路的失效或者故障 IC封装中另一个需要关注的重要问题是芯片内部的PCB设计,内部PCB通常也是IC 封装中最大的组成部分,在内部PCB设计时如果能够实现电容和电感的严格控制,将极大 地改善设计系统的整体EMI性能。如果这是一个两层的PCB板,至少要求PCB板的一面 为连续的地平面层,PCB板的另一层是电源和信号的布线层。更理想的情况是四层的PCB 板,中间的两层分别是电源和地平面层,外面的两层作为信号的布线层。由于IC封装内部 的PCB通常都非常薄,四层板结构的设计将引出两个高电容、低电感的布线层,它特别适 合于电源分配以及需要严格控制的进出该封装的输入输出信号。低阻抗的平面层可以极大地 降低电源总线上的电压瞬变,从而极大地改善EM性能。这种受控的信号线不仅有利于降 低EM,同样对于确保进出IC的信号的完整性也起到重要的作用。 3、其它相关的IC工艺技术问题 集成电路芯片偏置和驱动的电源电压Vcc是选择IC时要注意的重要问题。从lC电源 管脚吸纳的电流主要取决于该电压值以及该IC芯片输出级驱动的传输线(PCB线和地返回 路径)阻抗。5V电源电压的lC芯片驱动509传输线时,吸纳的电流为100mA:3.3V电源电 压的IC芯片驱动同样的50传输线时,吸纳电流将减小到66mA:1.8V电源电压的IC芯 片驱动同样的509传输线时,吸纳电流将减小到36mA。由此可见,在公式V=Lddt中 驱动电流从100mA减少到36mA可以有效地降低电压的瞬变V,因而也就降低了EMI。低 压差分信号器件VDS)的信号电压摆幅仅有几百毫伏,可以想象这样的器件技术对EM的 改善将非常明显 电源系统的去耦也是一个值得特别关注的问题。IC输出级通过IC的电源管脚吸纳的电 流都是由电路板上的去耦网络提供的。降低电源总线上电压下降的一种可行的办法是缩短去 耦电容到IC输出级之间的分布路径。这样将降低“ Ldi/dt”表达式中的"L项。由于lC器件的 上升时间越来越快,在设计PCB板时唯一可以实施的办法是尽可能地缩短去耦电容到IC输

高速 PCB 设计指南 - 3 - 引线结构设计的一个重要特征是管脚的分配。由于电感和电容值的大小都取决于信号或 者是电源与返回路径之间的接近程度，因此要考虑足够多的返回路径。 电源和地管脚应该成对分配，每一个电源管脚都应该有对应的地管脚相邻分布，而且在 这种引线结构中应该分配多个电源和地管脚对。这两方面的特征都将极大地降低电源和地之 间的环路电感，有助于减少电源总线上的电压瞬变，从而降低 EMI。由于习惯上的原因， 现在市场上的许多 IC 芯片并没有完全遵循上述设计规则，然而 IC 设计和生产厂商都深刻理 解这种设计方法的优点，因而在新的 IC 芯片设计和发布时 IC 厂商更关注电源的连接。 理想情况下，要为每一个信号管脚都分配一个相邻的信号返回管脚(如地管脚)。实际情 况并非如此，即使思想最前卫的 IC 厂商也没有如此分配 IC 芯片的管脚，而是采用其它折衷 方法。在 BGA 封装中，一种行之有效的设计方法是在每组八个信号管脚的中心设置一个信 号的返回管脚，在这种管脚排列方式下，每一个信号与信号返回路径之间仅相差一个管脚的 距离。而对于四方扁平封装(QFP)或者其它鸥翼(gull wing)型封装形式的 IC 来说，在信号组 的中心放置一个信号的返回路径是不现实的，即便这样也必须保证每隔 4 到 6 个管脚就放置 一个信号返回管脚。需要注意的是，不同的 IC 工艺技术可能采用不同的信号返回电压。有 的 IC 使用地管脚(如 TTL 器件)作为信号的返回路径，而有的 IC 则使用电源管脚(如绝大多 数的ECL器件)作为信号的返回路径，也有的IC同时使用电源和地管脚(比如大多数的CMOS 器件)作为信号的返回路径。因此设计工程师必须熟悉设计中使用的 IC 芯片逻辑系列，了解 它们的相关工作情况。 IC 芯片中电源和地管脚的合理分布不仅能够降低 EMI，而且可以极大地改善地弹反射 (ground bounce)效果。当驱动传输线的器件试图将传输线下拉到逻辑低时，地弹反射却仍然 维持该传输线在逻辑低阈值电平之上，地弹反射可能导致电路的失效或者故障。 IC 封装中另一个需要关注的重要问题是芯片内部的 PCB 设计，内部 PCB 通常也是 IC 封装中最大的组成部分，在内部 PCB 设计时如果能够实现电容和电感的严格控制，将极大 地改善设计系统的整体 EMI 性能。如果这是一个两层的 PCB 板，至少要求 PCB 板的一面 为连续的地平面层，PCB 板的另一层是电源和信号的布线层。更理想的情况是四层的 PCB 板，中间的两层分别是电源和地平面层，外面的两层作为信号的布线层。由于 IC 封装内部 的 PCB 通常都非常薄，四层板结构的设计将引出两个高电容、低电感的布线层，它特别适 合于电源分配以及需要严格控制的进出该封装的输入输出信号。低阻抗的平面层可以极大地 降低电源总线上的电压瞬变，从而极大地改善 EMI 性能。这种受控的信号线不仅有利于降 低 EMI，同样对于确保进出 IC 的信号的完整性也起到重要的作用。 3、其它相关的 IC 工艺技术问题 集成电路芯片偏置和驱动的电源电压 Vcc 是选择 IC 时要注意的重要问题。从 IC 电源 管脚吸纳的电流主要取决于该电压值以及该 IC 芯片输出级驱动的传输线(PCB 线和地返回 路径)阻抗。5V 电源电压的 IC 芯片驱动 50Ω 传输线时，吸纳的电流为 100mA；3.3V 电源电 压的 IC 芯片驱动同样的 50Ω 传输线时，吸纳电流将减小到 66mA；1.8V 电源电压的 IC 芯 片驱动同样的 50Ω 传输线时，吸纳电流将减小到 36mA。由此可见，在公式 V=Ldi/dt 中， 驱动电流从 100mA 减少到 36mA 可以有效地降低电压的瞬变 V，因而也就降低了 EMI。低 压差分信号器件(LVDS)的信号电压摆幅仅有几百毫伏，可以想象这样的器件技术对 EMI 的 改善将非常明显。 电源系统的去耦也是一个值得特别关注的问题。IC 输出级通过 IC 的电源管脚吸纳的电 流都是由电路板上的去耦网络提供的。降低电源总线上电压下降的一种可行的办法是缩短去 耦电容到 IC 输出级之间的分布路径。这样将降低“Ldi/dt”表达式中的“L”项。由于 IC 器件的 上升时间越来越快，在设计 PCB 板时唯一可以实施的办法是尽可能地缩短去耦电容到 IC 输

高速PCB设计指南 出级之间的分布路径。一种最直接的解决方法是将所有的电源去耦都放在IC内部。最理想 的情况是直接放在硅基芯片上,并紧邻被驱动的输出级。对于lC厂商来说,这不仅昂贵而 且很难实现。然而如果将去耦电容直接放在IC封装内的PCB板上,并且直接连接到硅基芯 片的管脚,这样的设计成本增加得最少,对EM控制和提高信号完整性的贡献最大。目前 仅有少数高端微处理器采用了这种技术,但是IC厂商们对这项技术的兴趣正与日俱增,可 以预见这样的设计技术必将在未来大规模、高功耗的IC设计中普遍应用。 在IC封装内部设计的电容通常数值都很小(小于几百皮法),所以系统设计工程师仍然 需要在PCB板上安装数值在000u到0luF之间的去耦电容,然而IC封装内部的小电容 可以抑制输出波形中的高频成分,这些高频成分是EM的最主要来源 传输线终端匹配也是影响EMI的重要问题。通过实现网络线的终端匹配可以降低或者 消除信号反射。信号反射也是影响信号完整性的一个重要因素。从减小EM的角度来看, 串行终端匹配效果最明显,因为这种方式的终端匹配将入射波(在传输线上传播的原始波形) 降低到了Vcc的一半,因而减小了驱动传输线所需的瞬时吸纳电流。这种技术通过减少 “ Ldi/dt”中的“d”项来达到降低EMI的目的。 某些IC厂商将终端匹配电阻放在IC封装内部,这样除了能够降低EM和提高信号完 整性,还减少了PCB板上的电阻数目。检查IC芯片是否采用了这样的技术可以更加清楚IC 的输出阻抗。当lC的输出阻抗同传输线的阻抗匹配时,就可以认为这样的传输线实现了“串 联终端匹配”。值得注意的是串联终端匹配的lC采用了信号转换的反射模型。而在实际应用 中如果沿传输线方向分布有多个负载,并且有非常严格的时序要求,这时串联终端匹配就可 能不起作用。 最后,某些IC芯片输出信号的斜率也受到控制。对大多数的TTL和CMOS器件来说, 当它们的输出级信号发生切换时,输出晶体管完全导通,这样就会产生很大的瞬间电流来驱 动传输线。电源总线上如此大的浪涌电流势必产生非常大的电压瞬变(V= Ldi/dt)。而许多 ECL、MECL和PECL器件通过在输出晶体管线性区的高低电平之间的转换来驱动输出级, 通常称之为非饱和逻辑,其结果是输出波形的波峰和波谷会被削平,因而减小了高频谐波分 量的幅度。这种技术通过提升表达式“Ldid”中的信号上升时间“dt项来减小EM。 总结 通过仔细考察集成电路芯片的封装、引线结构类型、输出驱动器的设计方法以及去耦电 容的设计方法,可以得出有益的设计规则,在电路设计中要注意选择和使用符合以下特征的 电子元器件: 外形尺寸非常小的SMT或者BGA封装 *芯片内部的PCB是具有电源层和接地层的多层PCB设计 IC硅基芯片直接粘接在内部的小PCB上(没有绑定线) 电源和地成对并列相邻出现(避免电源和地出现在芯片的边角位置,如74系列逻辑电路) 多个电源和地管脚成对配置: *信号返回管脚(比如地脚)与信号管脚之间均匀分布 *类似于时钟这样的关键信号配置专门的信号返回管脚 *采用可能的最低驱动电压(Vco),如相对于5V来说可以采用33V的驱动电压,或者使用低 电压差分逻辑(LVDS) *在IC封装内部使用了高频去耦电容 *在硅基芯片上或者是IC封转内部对输入和输出信号实施终端匹配 *输出信号的斜率受控制。 总之,选择IC器件的一个最基本的规则是只要能够满足设计系统的时序要求就应该选

高速 PCB 设计指南 - 4 - 出级之间的分布路径。一种最直接的解决方法是将所有的电源去耦都放在 IC 内部。最理想 的情况是直接放在硅基芯片上，并紧邻被驱动的输出级。对于 IC 厂商来说，这不仅昂贵而 且很难实现。然而如果将去耦电容直接放在 IC 封装内的 PCB 板上，并且直接连接到硅基芯 片的管脚，这样的设计成本增加得最少，对 EMI 控制和提高信号完整性的贡献最大。目前 仅有少数高端微处理器采用了这种技术，但是 IC 厂商们对这项技术的兴趣正与日俱增，可 以预见这样的设计技术必将在未来大规模、高功耗的 IC 设计中普遍应用。 在 IC 封装内部设计的电容通常数值都很小(小于几百皮法)，所以系统设计工程师仍然 需要在 PCB 板上安装数值在 0.001uF 到 0.1uF 之间的去耦电容，然而 IC 封装内部的小电容 可以抑制输出波形中的高频成分，这些高频成分是 EMI 的最主要来源。 传输线终端匹配也是影响 EMI 的重要问题。通过实现网络线的终端匹配可以降低或者 消除信号反射。信号反射也是影响信号完整性的一个重要因素。从减小 EMI 的角度来看， 串行终端匹配效果最明显，因为这种方式的终端匹配将入射波(在传输线上传播的原始波形) 降低到了 Vcc 的一半，因而减小了驱动传输线所需的瞬时吸纳电流。这种技术通过减少 “Ldi/dt”中的“di”项来达到降低 EMI 的目的。 某些 IC 厂商将终端匹配电阻放在 IC 封装内部，这样除了能够降低 EMI 和提高信号完 整性，还减少了 PCB 板上的电阻数目。检查 IC 芯片是否采用了这样的技术可以更加清楚 IC 的输出阻抗。当 IC 的输出阻抗同传输线的阻抗匹配时，就可以认为这样的传输线实现了“串 联终端匹配”。值得注意的是串联终端匹配的 IC 采用了信号转换的反射模型。而在实际应用 中如果沿传输线方向分布有多个负载，并且有非常严格的时序要求，这时串联终端匹配就可 能不起作用。 最后，某些 IC 芯片输出信号的斜率也受到控制。对大多数的 TTL 和 CMOS 器件来说， 当它们的输出级信号发生切换时，输出晶体管完全导通，这样就会产生很大的瞬间电流来驱 动传输线。电源总线上如此大的浪涌电流势必产生非常大的电压瞬变(V=Ldi/dt)。而许多 ECL、MECL 和 PECL 器件通过在输出晶体管线性区的高低电平之间的转换来驱动输出级， 通常称之为非饱和逻辑，其结果是输出波形的波峰和波谷会被削平，因而减小了高频谐波分 量的幅度。这种技术通过提升表达式“Ldi/dt”中的信号上升时间“dt”项来减小 EMI。 总结 通过仔细考察集成电路芯片的封装、引线结构类型、输出驱动器的设计方法以及去耦电 容的设计方法，可以得出有益的设计规则，在电路设计中要注意选择和使用符合以下特征的 电子元器件： *外形尺寸非常小的 SMT 或者 BGA 封装； *芯片内部的 PCB 是具有电源层和接地层的多层 PCB 设计； *IC 硅基芯片直接粘接在内部的小 PCB 上(没有绑定线)； *电源和地成对并列相邻出现(避免电源和地出现在芯片的边角位置，如 74 系列逻辑电路)； *多个电源和地管脚成对配置； *信号返回管脚(比如地脚)与信号管脚之间均匀分布； *类似于时钟这样的关键信号配置专门的信号返回管脚； *采用可能的最低驱动电压(Vcc)，如相对于 5V 来说可以采用 3.3V 的驱动电压，或者使用低 电压差分逻辑(LVDS)； *在 IC 封装内部使用了高频去耦电容； *在硅基芯片上或者是 IC 封转内部对输入和输出信号实施终端匹配； *输出信号的斜率受控制。 总之，选择 IC 器件的一个最基本的规则是只要能够满足设计系统的时序要求就应该选

高速PCB设计指南 择具有最长上升时间的元器件。一旦设计工程师做出最终的决定,但是仍然不能确定同一工 艺技术不同厂商生产的器件电磁干扰的情况,可以选择不同厂商生产的器件做一些测试。将 有疑问的IC芯片安装到一个专门设计的测试电路板上,启动时钟运行和高速数据操作。通 过连接到频谱分析仪或宽带示波器上的近场磁环路探针可以容易地测试电路板的电磁发射。 第二篇实现PCB高效自动布线的设计技巧和要点 尽管现在的EDA工具很强大,但随着PCB尺寸要求越来越小,器件密度越来越高,PCB 设计的难度并不小。如何实现PCB高的布通率以及缩短设计时间呢?本文介绍PCB规划、 布局和布线的设计技巧和要点。现在PCB设计的时间越来越短,越来越小的电路板空间, 越来越高的器件密度,极其苛刻的布局规则和大尺寸的元件使得设计师的工作更加困难。为 了解决设计上的困难,加快产品的上市,现在很多厂家倾向于采用专用EDA工具来实现PCB 的设计。但专用的EDA工具并不能产生理想的结果,也不能达到100%的布通率,而且很 乱,通常还需花很多时间完成余下的工作。 现在市面上流行的EDA工具软件很多,但除了使用的术语和功能键的位置不一样外都 大同小异,如何用这些工具更好地实现PCB的设计呢?在开始布线之前对设计进行认真的 分析以及对工具软件进行认真的设置将使设计更加符合要求。下面是一般的设计过程和步 1、确定PCB的层数 电路板尺寸和布线层数需要在设计初期确定。如果设计要求使用高密度球栅阵列(BGA) 组件,就必须考虑这些器件布线所需要的最少布线层数。布线层的数量以及层叠( stack-up) 方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度,实现 期望的设计效果。 多年来,人们总是认为电路板层数越少成本就越低,但是影响电路板的制造成本还有许 多其他因素。近几年来,多层板之间的成本差别己经大大减小。在开始设计时最好采用较多 的电路层并使敷铜均匀分布,以避免在设计临近结束时才发现有少量信号不符合已定义的规 则以及空间要求,从而被迫添加新层。在设计之前认真的规划将减少布线中很多的麻烦 2、设计规则和限制 自动布线工具本身并不知道应该做些什么。为完成布线任务,布线工具需要在正确的规 则和限制条件下工作。不同的信号线有不同的布线要求,要对所有特殊要求的信号线进行分 类,不同的设计分类也不一样。每个信号类都应该有优先级,优先级越高,规则也越严格 规则涉及印制线宽度、过孔的最大数量、平行度、信号线之间的相互影响以及层的限制,这 些规则对布线工具的性能有很大影响。认真考虑设计要求是成功布线的重要一步。 3、元件的布局 为最优化装配过程,可制造性设计(DFM规则会对元件布局产生限制。如果装配部门允 许元件移动,可以对电路适当优化,更便于自动布线。所定义的规则和约束条件会影响布局 设计 在布局时需考虑布线路径( routing channel)和过孔区域,如图

高速 PCB 设计指南 - 5 - 择具有最长上升时间的元器件。一旦设计工程师做出最终的决定，但是仍然不能确定同一工 艺技术不同厂商生产的器件电磁干扰的情况，可以选择不同厂商生产的器件做一些测试。将 有疑问的 IC 芯片安装到一个专门设计的测试电路板上，启动时钟运行和高速数据操作。通 过连接到频谱分析仪或宽带示波器上的近场磁环路探针可以容易地测试电路板的电磁发射。 第二篇 实现 PCB 高效自动布线的设计技巧和要点 尽管现在的 EDA 工具很强大，但随着 PCB 尺寸要求越来越小，器件密度越来越高，PCB 设计的难度并不小。如何实现 PCB 高的布通率以及缩短设计时间呢？本文介绍 PCB 规划、 布局和布线的设计技巧和要点。 现在 PCB 设计的时间越来越短，越来越小的电路板空间， 越来越高的器件密度，极其苛刻的布局规则和大尺寸的元件使得设计师的工作更加困难。为 了解决设计上的困难，加快产品的上市，现在很多厂家倾向于采用专用 EDA 工具来实现 PCB 的设计。但专用的 EDA 工具并不能产生理想的结果，也不能达到 100%的布通率，而且很 乱，通常还需花很多时间完成余下的工作。 现在市面上流行的 EDA 工具软件很多，但除了使用的术语和功能键的位置不一样外都 大同小异，如何用这些工具更好地实现 PCB 的设计呢？在开始布线之前对设计进行认真的 分析以及对工具软件进行认真的设置将使设计更加符合要求。下面是一般的设计过程和步 骤。 1、确定 PCB 的层数 电路板尺寸和布线层数需要在设计初期确定。如果设计要求使用高密度球栅阵列(BGA) 组件，就必须考虑这些器件布线所需要的最少布线层数。布线层的数量以及层叠(stack-up) 方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度，实现 期望的设计效果。 多年来，人们总是认为电路板层数越少成本就越低，但是影响电路板的制造成本还有许 多其他因素。近几年来，多层板之间的成本差别已经大大减小。在开始设计时最好采用较多 的电路层并使敷铜均匀分布，以避免在设计临近结束时才发现有少量信号不符合已定义的规 则以及空间要求，从而被迫添加新层。在设计之前认真的规划将减少布线中很多的麻烦。 2、设计规则和限制 自动布线工具本身并不知道应该做些什么。为完成布线任务，布线工具需要在正确的规 则和限制条件下工作。不同的信号线有不同的布线要求，要对所有特殊要求的信号线进行分 类，不同的设计分类也不一样。每个信号类都应该有优先级，优先级越高，规则也越严格。 规则涉及印制线宽度、过孔的最大数量、平行度、信号线之间的相互影响以及层的限制，这 些规则对布线工具的性能有很大影响。认真考虑设计要求是成功布线的重要一步。 3、元件的布局 为最优化装配过程，可制造性设计(DFM)规则会对元件布局产生限制。如果装配部门允 许元件移动，可以对电路适当优化，更便于自动布线。所定义的规则和约束条件会影响布局 设计。 在布局时需考虑布线路径(routing channel)和过孔区域，如图