3.异或门电路A+B--VDDXLAB0001E001040101L=A@B0110B001100111100--1110L=A·B+X=A·B+A+B=A.B+A.B=AOBA人
3. 异或门电路 A + B L A B X A B A B = + = + + = A B + A B = A B A B X L 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0
4.输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性E本木0.基本逻辑U;功能电路EE本..本本输出缓冲电路输入保护缓冲电路基本逻辑功能电路
4.输入保护电路和缓冲电路 基本逻辑功能电路 基本逻辑 功能电路 输入保护缓冲电路 输出缓冲电路 vi vo 采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路 具有相同的输入和输出特性
（1）输入端保护电路：(1)0VDD+VDF设二极管导通电压：VDFD、D,截止VD(2)>VDD+VDF1一Di本D,导通，D截止1R,-VG=VDD + VDF-U1vo1D, 本-...-本1尼(3) VA<-VDFTNICND,导通，D,截止VG=-VDF--通过二极管将栅极电位限制在-VDF~（VDD+VDF）E2
（1）输入端保护电路: (1) 0 < vI < VDD + vDF (2) vI > VDD + vDF 设二极管导通电压：vDF (3) vA < − vDF D1、D2截止 D1导通, D2截止 vG = VDD + vDF D2导通, D1截止 vG = − vDF 通过二极管将栅极电位限制在- V DF ~ （V DD + V DF） VD D vI CN TP Rs D2 D1 TN CP vO
（2）CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能≥11?BL=A+B=A·B
L = A+ B = A B （2）CMOS逻辑门的缓冲电路 输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功 能也发生了变化。增加了缓冲器后的逻辑功能为与非功能
3.1.6CMOS漏极开路（OD）门和三态输出门电路1.CMOS漏极开路门+VDDo+VDD1.）CMOS漏极开路门的提出AAI输出短接，在一定情况下会产BB21一生低阻通路，大电流有可能导-A致器件的损毁，并且无法确定输出是高电平还是低电平A
1.CMOS漏极开路门 1.）CMOS漏极开路门的提出 输出短接，在一定情况下会产 生低阻通路，大电流有可能导 致器件的损毁，并且无法确定 输出是高电平还是低电平。 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 +VDD TN1 TN2 A B +VDD A B 1 0