3.逻辑门电路3.1MOS逻辑门电路3.2TTL逻辑门电路3.6逻辑门电路使用中的几个实际问题
3. 逻辑门电路 3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.6 逻辑门电路使用中的几个实际问题
3.1MOS逻辑门3.1.1数字集成电路简介1、逻辑门：实现基本逻辑运算和复合逻辑运算的单元电路2、逻辑门电路的分类二极管门电路分立门电路三极管门电路NMOS门逻辑门电路PMOS门MOS门电路CMOS门集成门电路TTL门电路A
1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2、 逻辑门电路的分类 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS门 CMOS门 逻辑门电路 分立门电路 集成门电路 NMOS门 3.1.1 数字集成电路简介 3.1 MOS逻辑门
1.CMOS集成电路：广泛应用于超大规模、甚大规模集成电路4000系列74HC74HCT74VHC74VHCT74LVC74VAUC速度慢速度加快速度两倍于74HC低（超低）电压与TTL不兼容与TTL兼容与TTL兼容速度更加快抗干扰负载能力强负载能力强与TTL兼容抗干扰抗干扰功耗低负载能力强功耗低功耗低抗干扰功耗低2.TTL集成电路：广泛应用于中大规模集成电路74系列74LS系列74AS系列74ALS福A人
1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路 4000系列 74HC 74HCT 74VHC 74VHCT 速度慢 与TTL不兼容 抗干扰 功耗低 74LVC 74VAUC 速度加快 与TTL兼容 负载能力强 抗干扰 功耗低 速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低 74系列 74LS系列 74AS系列 74ALS 2.TTL 集成电路: 广泛应用于中大规模集成电路
3.1.2逻辑门电路的一般特性低电平1.输入和输出的高11Uo输入低电平的上限值驱动门G负载门G2VL(max)Vo+VDp+VDD0输出输入高电平的下限值输入高电平VoH(min)高电平ViL(min)VH(min)输出高电平的下限值VoH(min)ViL(max)输出低电平的上限值输入输出VoL(max)低电平VoH(max)0低电平0G2门U范围G门 %范围A人
3.1.2 逻辑门电路的一般特性 1. 输入和输出的高、低电平 vO v I 驱动门 G1 负载门G2 1 1 输出高电平的下限值 VOH(min) 输入低电平的上限值 VIL(max) 输入高电平的下限值 VIL(min) 输出低电平的上限值 VOH(max) 输出 高电平 +VDD VOH(min) VOL(max) 0 G1 门 vO范围 vO 输出 低电平 输入 高电平 VIH(min) VIL(max) +VDD 0 G2 门 vI 范围 输入 低电平 vI
2.噪声容限在保证输出电平不变的条件下，输入电平允许波动的范围。它表负载门示门电路的抗干扰能力驱动噪声负载门输入高电平时的噪声容限：VoU11VH一当前级门输出高电平的最小值时允许负向噪声电压的最大值。驱动门G负载门G2+VDDV+VDDVoUi1输出VNH =VoH(min) - VH(minVVOH(min)1输入VNH负载门输入低电平时的噪声容限：AH(min)VL一当前级门输出低电平的最大VL(max)值时允许正向噪声电压的最大值VNL0输入VoL(max)0输出VNL=VL(max)-VOL(max0G,门u范围G,门u范围A
VNH —当前级门输出高电平的最小 值时允许负向噪声电压的最大值。 负载门输入高电平时的噪声容限： VNL —当前级门输出低电平的最大 值时允许正向噪声电压的最大值 负载门输入低电平时的噪声容限： 2. 噪声容限 VNH =VOH(min)－VIH(min) VNL =VIL(max)－VOL(max) 在保证输出电平不变的条件下，输入电平允许波动的范围。它表 示门电路的抗干扰能力 1 驱动 门 vo 1 负载门 vI 噪声