共页第页 年月日 西安邮电学院课程考试试题（A卷) 考试用 (2010 一一 2011学年度第一学期) 课程名称：数字电路与逻辑设计 试卷类型：(A、B、C)A 考试专业、年级：软件09级 题号 - 三 四 五 六 七 八 九 总分 得分 阅卷人 .单项选择题（每题2分，共20分 注意：题中涉及到的中规模器件的功能表，附在试题的最后一页。 将正确答案填入下面答题栏中，所选的答案用横线划过，例如：日 题 6 8910 毁 号 选 A AAAAA BBBB ccccc 案DDDDDDDDDD 1.数制转换(35.75)。=( A)(43.3). B)(100011.11) C)(0011010L.01110101)余 D)(2F)6 2.下列电路中，那种电路输出端不可以并联使用()。 A)具有推拉式输出端的TTL门电路 B)TTL OC门电路 C)TTL三态门 D)CMOS OD门电路 3. F(4,B,C,D)=∏M0,1,10,11,14,15)-∏d6,7,8,9)的最简或-与式为 ) A)F=(B+CX4+C) B)F=(B+C)(4+C) C)F=(B+CX(A+C) D)F=(B+C)(4+C) 4.F=ABCD+ACD+ABCD的最简与-或式是( )。 A)AB B) AC C)AC D)BD 说明：1、除填空愿、图解及特要求外一般不留答愿空间
共 页 第 页 说 明 ：1、 除 填空题、图 解及特 要求外 一般 不留答 题空 间。 - 装- 订- 线- - - - 装- 订- 线- - - 西安邮电学院课程考试试题（A 卷） （ 2010 —— 2011 学年度第一学期） 课程名称：数字电路与逻辑设计 试卷类型：（A、B、C）A 考试专业、年级：软件 09 级 题号 一 二 三 四 五 六 七 八 九 总分 得分 阅卷人 一.单项选择题（每题 2 分，共 20 分） 注意：题中涉及到的中规模器件的功能表，附在试题的最后一页。 将正确答案填入下面答题栏中，所选的答案用横线划过，例如： 题 号 1 2 3 4 5 6 7 8 9 10 选 择 答 案 A A A A A A A A A A B B B B B B B B B B C C C C C C C C C C D D D D D D D D D D 1. 数制转换(35.75)10=（ ）。 A) (43.3)8 B) (100011.11)2 C) (0011 0101.0111 0101)余 3BCD D) (2F)16 2. 下列电路中，那种电路输出端不可以并联使用（ ）。 A) 具有推拉式输出端的 TTL 门电路 B) TTL OC 门电路 C) TTL 三态门 D) CMOS OD 门电路 3. F A B C D M d ( , , , ) (0,1,10,11,14,15) (6,7,8,9) = • 的最简或-与式为（ ）。 A) F B C A C = + + ( )( ) B) F B C A C = + + ( )( ) C) F B C A C = + + ( )( ) D) F B C A C = + + ( )( ) 4. F ABCD ACD ABCD = + + 的最简与-或式是（ ）。 A) AB B) AC C) AC D) BD 专业班 级 姓名 学号 年 月 日 考试用
总印份 (附答题纸页) 5.图1.1所示电路中各逻辑门均为TTL门，则该电路的逻辑关系是()。 B A 1000 图1.1 A)F=AB B)F=AB C) F=AB D)F=4B 6.图1.2所示电路为4选1数据选择器构成的组合电路，写出其最简与-或式( F 4选1 DO D1 D2 D3 c-11 图1.2 A)F=4B+C B)F=AB+C C)F=AB+C D)F=4B+C 7.下列触发器中，具有约束方程的是( A)基本S触发器B)钟控T触发器C)主从JK触发器D)下降沿D触发器 8.一个模值为6的计数器，状态转移图如图1.3所示，若初始状态为000，则经过 100个CP脉冲后，其状态为( 000 图1.3 A)000 B)001 C)110 D)100 9.在下列逻辑电路中，不是时序逻辑电路的是( )。 A)计数器 B)移位寄存器 C)序列码产生器 D)译码器 10.逻辑函数F=A⊕B⊕C和G=A⊙B⊙C满足关系()。 A)Y=Y; B)Y=Y C)F=Y D)Y"= 2。装订试卷，考生答卷时不得拆开或在框外留写标记，否则按学分计
总印 份 （附答题纸 页） 5. 图 1.1 所示电路中各逻辑门均为 TTL 门，则该电路的逻辑关系是（ ）。 图 1.1 A) F AB = B) F AB = C) F AB = D) F AB = 6．图 1.2 所示电路为 4 选 1 数据选择器构成的组合电路，写出其最简与-或式（ ）。 图 1.2 A) F AB C = + B) F AB C = + C) F AB C = + D) F AB C = + 7.下列触发器中，具有约束方程的是（ ）。 A)基本 RS 触发器 B) 钟控 T 触发器 C)主从 JK 触发器 D) 下降沿 D 触发器 8. 一个模值为 6 的计数器，状态转移图如图 1.3 所示，若初始状态为 000，则经过 100 个 CP 脉冲后，其状态为（ ）。 000 001 011 100 110 111 图 1.3 A) 000 B) 001 C) 110 D) 100 9. 在下列逻辑电路中,不是时序逻辑电路的是（ ）。 A) 计数器 B)移位寄存器 C)序列码产生器 D)译码器 10. 逻辑函数 F=A⊕B⊕C 和 G=A⊙B⊙C 满足关系( )。 A) Y Y 1 2 = B) Y Y 1 2 = C) Y Y 1 2 = D) Y Y 1 2 = 2． 装 订 试卷 ， 考生 答 卷时 不 得拆 开 或在 框 外留 写 标记 ，否 则 按零分计
共页第页 二.填空题（每空2分，共20分） 1.完成数制转换(54)，=( )=( )w=( )ag 2.所示电路逻辑函数的最简与-或式为 00- 郢 8 图2.1 3. 逻辑函数的Y=AB+AC+BC+CD最与-或式为 4.y=AB+C+DE,则Y的对偶式Y=」 Y的反函数（用反演规则）了= 5.移位寄存器可以用于脉冲节拍延迟，若给定移存脉冲的周期为0.15，如果要求输 入信号延迟2s才到达输出端输出，则移位寄存器至少应由 个D触发器 构成。 6。图2.2所示为两个下降沿JK触发器构成的时序电路，请写出Q,的状态转移方程 。电路输入信号A和CP的工作波形己给出，试分析在虚线处Q,=。 (设电路初始状态为0) 2 图2.2 说明：1、除填空愿、图解及特要求外一般不留答愿空间
共 页 第 页 - 说 明 ： 1、 除 填空题 、图 解及特 要求外 一般 不留答 题空 间。 装- 订- 线- - - - 装- 订- 线- - - 二.填空题（每空 2 分，共 20 分） 1. 完成数制转换(54)8=(_)2=(_)10=(_)8421BCD。 2. 所示电路逻辑函数的最简与-或式为_。 图 2.1 3. 逻辑函数的 Y AB AC BC CD = + + + 最与-或式为_。 4. Y AB C DE = + + ,则 Y 的对偶式 Y ＝_ _， Y 的反函数（用反演规则） Y ＝_ 5. 移位寄存器可以用于脉冲节拍延迟，若给定移存脉冲的周期为 0.1s，如果要求输 入信号延迟 2s 才到达输出端输出，则移位寄存器至少应由_个 D 触发器 构成。 6. 图 2.2 所示为两个下降沿 JK 触发器构成的时序电路，请写出 Q1 的状态转移方程 _ 。电路输入信号 A 和 CP 的工作波形已给出，试分析在虚线处 Q1 =_。 (设电路初始状态为 0) 图 2.2 专业班 级 姓名 学号
总印份 (附答题纸页) 三.化简题（每题10分，共20分） 1.用公式法将逻辑函数F=AC+BD+CD+ACD+BCD化简为最简与-或式。 2.用卡诺图法把逻辑函数F(4B,C,D)=∑0,1,2,3,4,6,8,9,10,11,12,14)化简成 最简与-或式 四.分析题(10分) 分析图4所示时序电路，写出各个触发器的驱动方程，状态转移方程，绘制状态 转移表和状态转移图，并说明该电路是否能够自启动。 4 五.设计一个组合电路，该电路有四个输入(A,B,C,D)和一个输出F。当四个输 入的和为奇数时，F输出1。试用一片8选1数据选择器（见图5）实现此电路。 (10分) A2 8选1数据选择器 DO D1 D2 D3 D4 D5 D6 D7 图5 2.装订试卷 考生答卷时不得拆开或在框外留写标记，否则安零分计
总印 份 （附答题纸 页） 三. 化简题（每题 10 分，共 20 分） 1．用公式法将逻辑函数 F AC BD CD ACD BCD = + + + + 化简为最简与-或式。 2.用卡诺图法把逻辑函数 F A B C D m ( , , , ) (0,1,2,3,4,6,8,9,10,11,12,14) = 化简成 最简与-或式。 四．分析题（10 分） 分析图 4 所示时序电路，写出各个触发器的驱动方程，状态转移方程，绘制状态 转移表和状态转移图，并说明该电路是否能够自启动。 图 4 五. 设计一个组合电路，该电路有四个输入(A，B，C，D) 和一个输出 F。当四个输 入的和为奇数时，F 输出 1。试用一片 8 选 1 数据选择器（见图 5）实现此电路。 （10 分） 图 5 2． 装 订 试卷 ， 考生 答 卷时 不 得拆 开 或在 框 外留 写 标记 ，否 则 安零 分 计
共页第页 六.用74LS161器件设计一个=6的加法计数器，计数状态如图6所示。(10分) eee0 (111+1010)+(1011 1110←(1101←1100 图6 七.图7所示为由移位寄存器741S195构成的计数器 ,试列出该电路的状态转移表、 画出状态转移图、说明该电路的计数模值以及是否能自启动。(10分) JK D.D.D.D 74LS195 CP CRO 2 0:0,2, 图7 74LS195功能表 输 输 出 CR SH/LD CP J K Do D1 D2 D3 Q0Q1Q2Q3可 0 QQ 1 ×d0d1d2d3 do d1 d2 d3d3 1 1↑01×××× QQQQ贴Q好 1 1↑00××XX 0Q8Q赠贴Q 1↑10×××× Q贴Q贴Q贴贴Q贴 1 1↑11××X× 1Q8Q1Q贴Q贴 1 1 Q哈Q贴Q好Q生Q3 说明：1、除填空题、图解及特要求外一般不留答题空间
共 页 第 页 说 明 ：1、 除 填空题 、图 解及特 要求外 一般 不留答 题空 间。 - 装- 订- 线- - - - 装- 订- 线- - - 六.用 74LS161 器件设计一个 M=6 的加法计数器，计数状态如图 6 所示。（10 分） Q Q Q Q 3 2 1 0 1010 1011 1110 1101 1100 1111 图 6 七.图 7 所示为由移位寄存器 74LS195 构成的计数器，试列出该电路的状态转移表、 画出状态转移图、说明该电路的计数模值以及是否能自启动。（10 分） J K D0 D1 D2 D3 SH LD / CP CR Q0 Q1 Q2 Q3 Q3 74LS195 & 1 1 图 7 74LS195 功能表 专业班 级 姓名 学号