第1章 MAX+PLUsⅡ图形输入方式
第 1 章 MAX+PLUS II 图形输入方式
EDA技术讲义 MAX+plus设计流程 延时网表提取、编程文件汇编 编译网表提取、数据库建立、逻辑综合、逻辑分割、适配 图形或HDL 编程器 编辑器 设计输入→综合或编辑→→适配器件 下载 仿真
EDA技术讲义 MAX+plusII设计流程 图形或HDL 编辑器 编译网表提取、数据库建立、逻辑综合、逻辑分割、适配 延时网表提取、编程文件汇编 编 程 器 设 计 输 入 综合或编 辑 适 配 器 件 下 载 仿 真
EDA技术讲义 半加器 只求本位和,不考虑低位的进位。实现半加操作的电 路叫做半加器 状态表 A、B为两个加数 ABC S C为向高位的进位 0000 0101 C=AB 1110 S为半加和 S=AB+AB=AoB
EDA技术讲义 半 加 器 只求本位和，不考虑低位的进位。实现半加操作的电 路叫做半加器。 C=AB A、B为两个加数 C为向高位的进位 S为半加和 状态表 A B C 0 0 0 0 1 0 1 0 1 1 S 0 1 0 1 1 0 S = AB + AB = A B
EDA技术讲义 全加器 被加数、加数以及低位的进位三者相加称为“全加”, 实现全加操作的电路叫做全加器。 状态表 B;|C;:1S IS A0000111 半加器 0 0010 A B 10 0101010 001 半加器 SCil C1:来自低位的进位 C:向高位的进位
EDA技术讲义 被加数、加数以及低位的进位三者相加称为“全加”， 实现全加操作的电路叫做全加器。 Ci-1：来自低位的进位 Ci：向高位的进位 全 加 器 半 加 器 半 加 器 Ai Bi Ci-1 Ci Si S AiBi SCi-1 >1 Ai Bi Ci-1 Si 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 状态表 Ci 0 1 1 1 1 0 0 0
EDA技术讲义 第1章MAX+PLUSⅡ图形输入方式 1.1基本设计步骤 以1位全加器设计为例讲述MAX+PIUSⅡ图形输入方式设计流程 步骤1:为本项工程设计建立文件夹 注意 文件夹名不能用中文,且不可带空格
EDA技术讲义 第1章 MAX+PLUS II 图形输入方式 1.1 基本设计步骤 步骤1：为本项工程设计建立文件夹 注意： 文件夹名不能用中文，且不可带空格。 以1位全加器设计为例讲述MAX+PLUS II 图形输入方式设计流程