第6章 VHDL的基本描述语句
第6章 VHDL的基本描述语句
EDA技术讲义 61顺序语句 6.1.1顺序赋值语句 617WAT语句 612IF语句 618子程序调用语句 613CASE语句 619返回语句( RETURN) 614LOOP语句 6110空操作语句(NUL)之 615NEXT语句 6111断言( ASSERT)语句 管业学 616EXT语句 61.12 REPORT语句
EDA技术讲义 6.1 顺序语句 6.1.1 顺序赋值语句 6.1.2 IF 语句 6.1.3 CASE语句 6.1.4 LOOP语句 6.1.5 NEXT语句 6.1.6 EXIT语句 6.1.7 WAIT语句 6.1.8 子程序调用语句 6.1.9 返回语句(RETURN) 6.1.10 空操作语句(NULL) 6.1.11 断言(ASSERT)语句 6.1.12 REPORT语句
EDA技术讲义 61顺序语句 6.1.1顺序赋值语句 信号赋值语句 变量赋值语句 赋值目标 赋值符号 赋值源 信号或变量(< 数值、逻辑或 运算表达式
EDA技术讲义 6.1 顺序语句 6.1.1 顺序赋值语句 信号赋值语句 变量赋值语句 赋值目标 赋值符号 赋值源 信号或变量 <= := 数值、逻辑或 运算表达式
EDA技术讲义 612IF语句 IF语句的一般形式为: IF<条件>THEN IF<条件>THEN <语句>; <语句>; END F ELSIF<条件>THEN <语句>; IF<条件>THEN ELSIF<条件>THEN <语句>; <语句>; ELSE <语句 ELSE END F: <语句>; END F
EDA技术讲义 IF < 条件> THEN < 语句> ； ELSIF < 条件> THEN < 语句> ； ELSIF < 条件> THEN < 语句> ； …… ELSE < 语句> ； END IF; IF语句的一般形式为： 6.1.2 IF 语句 IF < 条件> THEN < 语句> ； END IF; IF < 条件> THEN < 语句> ； ELSE < 语句> ； END IF;
EDA技术讲义 【例】D触发器的ⅤHDL语言描述 LIBRARY IEEE USE IEEE STD LOGIC 1164ALL entitY ddfs PORT(CLK: IN STD LOGIC i D: IN STD LOGIC i Q, QD: OUT STD LOGIC ) end ddf ARChiteCTuRE ex of ddf is BEGIN
EDA技术讲义 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY ddf IS PORT (CLK : IN STD_LOGIC ; D : IN STD_LOGIC ; Q, QD: OUT STD_LOGIC ); END ddf; ARCHITECTURE ex OF ddf IS BEGIN 【例】D触发器的VHDL语言描述