2.二进制同步计数器 (1)二进制同步加法计数器 由于该计数器的翻转规律性较强,只需用“观察法”就可设计出电路: 因为是“同步”方式, 计数脉冲序号 电路状态 等效十进制数 93 2 9, 9 所以将所有触发器的 000 CP端连在一起,接计 001100 0 数脉冲。 然后分析状态图, 0123456789 1111 选择适当的J信号。 0 1 4567890 o12345 111111 0 001 11111 0
2．二进制同步计数器 （1）二进制同步加法计数器 由于该计数器的翻转规律性较强，只需用“观察法”就可设计出电路： 因为是“同步”方式， 所以将所有触发器的 CP端连在一起，接计 数脉冲。 然后分析状态图， 选择适当的JK信号
O FF FFo O 1J Q 1J& 1J C1<p C1<p C1<o IK 1K& IK IKI RO R 计数脉冲 CR清零脉冲 分析状态图可见: FF0:每来一个CP,向相反的状态翻转一次。所以选J=K0=1。 FF1:当Q=1时,来一个CP,向相反的状态翻转一次。所以选 Ji=Ki 20 FF2:当Q0Q1=1时,来一个CP,向相反的状态翻转一次。所以选 Jo=K2=00 FF3:当QQ1Q3=1时,来一个CP,向相反的状态翻转一次。所 以选J3=K3=Q0Q1Q3
1K R F F3 C1 Q 1J R F F Q C1 C1 F F2 C1 ∧ CP 1 R Q Q 0 & 2 1K F F & 3 清零脉冲 1J Q & 计数脉冲 R Q & ∧ 1K Q ∧ 1J 1 1J ∧ 1K Q 0 CR 分析状态图可见： FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。 FF1：当Q0=1时，来一个CP，向相反的状态翻转一次。所以选 J1=K1= Q0 。 FF2：当Q0Q1=1时， 来一个CP，向相反的状态翻转一次。所以选 J2=K2= Q0Q1 FF3： 当Q0Q1Q3=1时， 来一个CP，向相反的状态翻转一次。所 以选J3=K3= Q0Q1Q3 1
(2)二进制同步减法计数器 分析4位二进制同步减法计数器的状态表,很容易看出,只要将 各触发器的驱动方程改为: J=K=1 就构成了4位二进制同步减法计数器。J=K1=Q J2=k2=C0g1 (3)二进制同步可逆计数器 s=K8=- 将加法计数器和减法计数器合并起来,并引入一加/减控制信号X 便构成位二进制同步可逆计数器,各触发器的驱动方程为: J=x=1 J1=X1X2+2o J2=X2=X28+X2og1 J3=ks-XQo892+x2o g1e2
（2）二进制同步减法计数器 分析4位二进制同步减法计数器的状态表，很容易看出，只要将 各触发器的驱动方程改为： 将加法计数器和减法计数器合并起来，并引入一加/减控制信号X 便构成4位二进制同步可逆计数器，各触发器的驱动方程为： 就构成了4位二进制同步减法计数器。 （3）二进制同步可逆计数器
作出二进制同步可逆计数器的逻辑图: Q O Q X加/减 FF 控制信号 IJ IK IK & R R CP计数脉冲 R清零脉冲 当控制信号X=1时,FF1~FF3中的各J、K端分别与低位各触发 器的Q端相连,作加法计数。 当控制信号X=0时,FF1~FF3中的各J、K端分别与低位各触发器的 Q端相连,作减法计数。 实现了可逆计数器的功能
当控制信号X=1时，FF1～FF3中的各J、K端分别与低位各触发 器的Q端相连，作加法计数。 作出二进制同步可逆计数器的逻辑图： 当控制信号X=0时，FF1～FF3中的各J、K端分别与低位各触发器的 端相连，作减法计数。 实现了可逆计数器的功能。 Q R 2 0 Q ∧ 1 Q 1J CR R Q F F 清零脉冲 F F C1 0 ∧ C1 1K 1K 计数脉冲 1K 1 Q C1 2 R CP Q 1J F F 1 ∧ 1J 1J ∧ 1K Q R 3 C1 F F3 Q & & & & & & & ≥1 ≥1 ≥1 X 加/减 控制信号 Q
3.集成二进制计数器举例 (1)4位二进制同步加法计数器74161 RO Q IJ C1lK 1J IK IK IK & & & & & & & ET EP D, cp LD RD
3．集成二进制计数器举例 （1）4位二进制同步加法计数器74161 R C1 & & Q ∧ 1J 1K & & ≥1 Q3 & Q R & C1 ∧ 1J 1K & & ≥1 Q2 & Q R & C1 ∧ 1J 1K & & ≥1 Q1 & Q R & C1 ∧ 1J 1K & & ≥1 Q0 D0 1 & & & & & 1 ET EP 1 D3 D2 CP D1 L D RD RCO