②构造数据分配器 AO Y A A 1 24y Y D-OEN YYYY Y3O一 A B 图429a) 例如:AB=00,则输出选中Y0通道,Y。=D 因为D=0, 0 0;D=1,Y 所以,Yo=D
11 ② 构造数据分配器 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 17-Feb-2002 Sheet of File: C:\Program Files\Design Explorer 99 SE\Library\YangHengXin\MyDesign.ddb Drawn By: A A Y Y Y Y EN 0 1 3 0 1 2 2/4 A B D Y Y Y Y 0 1 2 3 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 17-Feb-2002 Sheet of File: C:\Program Files\Design Explorer 99 SE\Library\YangHengXin\MyDesign.ddb Drawn By: D A B Y Y Y Y 0 1 2 3 图 4.2.9 (a) (b) 例如：AB = 00，则输出选中Y0通道，Y0 = D。 因为 D = 0， Y0 = 0；D = 1，Y0 = 1 。 所以，Y0 = D
(4)用译码器设计组合逻辑电路 原理:译码器每个输出端分别与某一个最小项 (高电平译码)或某一个最小项非(低电平译 码)相对应。 例1用74138实现函数F=AB+AC Af: F(A, B, C)=AB+AC=m4+ m6+ m7 m+ met 4m6·m 7
12 (4) 用译码器设计组合逻辑电路 原理：译码器每个输出端分别与某一个最小项 （高电平译码）或某一个最小项非（低电平译 码）相对应。 例1 用74138实现函数 F = AB + AC 。 解：F (A,B,C) = AB + AC = m4 + m6 + m7 = m4 + m6 + m7 = m4 ·m6 ·m7 = Y4 ·Y6 ·Y7