52随机存取存储器(RAM) 静态随机存取存储器 (一)静态RAM的基本存储电路 静态RAM的基本存储电路,是由6个MOS管组成 的RS触发器如图55所示: 行选线X (+5V) 行选线X D T3 T4 B 线3 T6 位 D位线 位「6管存储位 线 电路 线 T Ⅰ/0列选线Y I/0 列选线Y I/0 (a)电路图 (b)表示符号 数育网图5.56管静态存储电路 enol 和的存储
5.2随机存取存储器（RAM） 一、静态随机存取存储器 （一）静态ＲＡＭ的基本存储电路 静态ＲＡＭ的基本存储电路，是由６个ＭＯＳ管组成 的ＲＳ触发器.如图5.5所示：
(二)静态RAM的组成 静态RAM的结构组成原理图如图56际示: 地 A1-址 XX 地 A 址 1,0 A-缓译 A4冲码 存储矩阵 64×64=4096 A 63,0H+63,1 63,63 DB输入输出L/O电路 缓冲 控制电路 Y地址译码器 地址输入缓冲 R/W CS A A7 A A A A en是图56静态RM结构组成原理图 微机的存
（二）静态RAM的组成 静态RAM的结构组成原理图如图5.6所示：
(三)静态RAM的读/写过程 1读出过程 1)地址码A0-A11加到RAM芯片的 地址输入端,经X与Y地址译码器译码,产生行 选与列选信号,选中某一存储单元,该单元中 存储的代码,经一定时间,出现在I/O电路的 输入端。T/O电路对读出的信号进行放大 整形,送至输出缓冲寄存器。缓冲寄存器一般 具有三态控制功能,没有开门信号,所存数据 还不能送到DB上。 微机的存
（三）静态RAM的读/写过程 1.读出过程 （1）地址码Ａ０－Ａ１１加到RAM芯片的 地址输入端，经X与Y地址译码器译码，产生行 选与列选信号，选中某一存储单元，该单元中 存储的代码，经一定时间，出现在I／O电路的 输入端。Ｉ／Ｏ电路对读出的信号进行放大、 整形，送至输出缓冲寄存器。缓冲寄存器一般 具有三态控制功能，没有开门信号，所存数据 还不能送到DB上
(2)在送上地址码的同时,还要送上 读/写控制信号(R/W或RD、WR)和 片选信号(CS)。读出时,使RW= 1,CS=0,这时,输出缓冲寄存器的 三态门将被打开,所存信息送至DB上。 于是,存储单元中的信息被读出。 微机的存
（2）在送上地址码的同时，还要送上 读/写控制信号（R/W或RD、WR）和 片选信号（CS）。读出时，使R/W＝ １，CS＝０，这时，输出缓冲寄存器的 三态门将被打开，所存信息送至DB上。 于是，存储单元中的信息被读出
2写入过程 (1)地址码加在RAM芯片的地址输入端,选中相应 的存储单元,使其可以进行写操作。 2)将要写入的数据放在DB上。 (3)加上片选信号CS=0及写入信号R/NW=0。这 两个有效控制信号打开三态门使DB上的数据进入输入 电路,送到存储单元的位线上,从而写入该存储单元。 微机的存
2.写入过程 （１）地址码加在RAM芯片的地址输入端，选中相应 的存储单元，使其可以进行写操作。 （２）将要写入的数据放在DB上。 （３）加上片选信号CS＝０及写入信号R/W＝０。这 两个有效控制信号打开三态门使DB上的数据进入输入 电路，送到存储单元的位线上，从而写入该存储单元