第7章汇编语言程序设计 71程序流程控制 72数据块传送 73定点数的基本算术运算 74长字运算和并行运算 75FR滤波器的DSP实现 76IR数字滤波器的DSP实现 77FFT运算的DSP实现
第7章 汇编语言程序设计 ◼ 7.1 程序流程控制 ◼ 7.2 数据块传送 ◼ 7.3 定点数的基本算术运算 ◼ 7.4 长字运算和并行运算 ◼ 7.5 FIR滤波器的DSP实现 ◼ 7.6 IIR数字滤波器的DSP实现 ◼ 7.7 FFT运算的DSP实现
7.1程序流程控制 7.11程序存储器地址生成 712条件操作 713分支转移 714调用与返回 71.5重复操作 716TMS320c54x中断系统 7.17堆栈的使用 返回首页
7.1 程序流程控制 ◼ 7.1.1 程序存储器地址生成 ◼ 7.1.2 条件操作 ◼ 7.1.3 分支转移 ◼ 7.1.4 调用与返回 ◼ 7.1.5 重复操作 ◼ 7.1.6 TMS320C54x中断系统 ◼ 7.1.7 堆栈的使用 返回首页
7.1.1程序存储器地址生成 程序存储器中存放指令代码、参数表和立即数。程序地址 产生逻辑( PAGEN),包括以下5个寄存器(如图7-1所 示): 程序计数器(Pc) 重复计数器(RC); 块重复计数器(BRc); 块重复起始地址寄存器(RSA) 块重复结束地址寄存器(REA)
7.1.1 程序存储器地址生成 ◼ 程序存储器中存放指令代码、参数表和立即数。程序地址 产生逻辑（PAGEN）， 包括以下5个寄存器（如图7-1所 示）： ◼ 程序计数器（PC）； ◼ 重复计数器（RC）； ◼ 块重复计数器（BRC）； ◼ 块重复起始地址寄存器（RSA）； ◼ 块重复结束地址寄存器（REA）
程序地址产生逻辑 PAGEN PC 重复寄存器 RC BRC RSA REA 图7-1程序地址产生逻辑( PAGEN)寄存器 返回本
图7-1 程序地址产生逻辑（PAGEN）寄存器 返回本节
712条件操作表71条件指令中的各种条件 条件 说明 操作符 A=0 累加器A等于0 AEQ B=0 累加器B等于0 BEO A≠0 累加器A不等于0ANEQ B≠0 累加器B不等于0BNEQ 累加器A小于0 ALT B<0 累加器B小于0 BLT A≤0 累加器A小于等于0ALEQ B≤0 累加器B小于等于0BLFQ A≥0 累加器A大于0 AGT B≥0 累加器B大于0 BGT C=1 ALU进位位置1 C ALU进位位清0 TC=1 测试控制标志置1TC TC=0 测试控制标志清0|NTc BO低 B信号为低电平Bo B0高 BD信号为高电平NBo 无 无条件操作 UNC
7.1.2 条件操作 表7-1 条件指令中的各种条件