当前位置:
和泉文库 >
电子与通信 > 合肥工业大学:《EDA技术与应用》精品课程教学资源(PPT课件讲稿)第9章 设计优化 第2节 Quartus II中的设计优化设计配置、仿真和报告
合肥工业大学:《EDA技术与应用》精品课程教学资源(PPT课件讲稿)第9章 设计优化 第2节 Quartus II中的设计优化设计配置、仿真和报告
一. 时序分析的基本概念和术语 二. Quartus II中的时序约束设置 三. Quartus II中的时序分析 四. Quartus II中的编译报告 五. FPGA芯片的时序指标举例
文件格式:PPT,文件大小:1.05MB,售价:13.74元
文档详细内容(约49页)
Quartus中的时序约束设置:目的 目的 1.时序约束对设计的编译过程起着重要作 用 2.布局布线工具将对最差的时序路径进 行最多的努力 3.对于不满足时序设置的路径将以“红色” 显示出来
Quartus II中的时序约束设置:目的 ❖ 目的: 1. 时序约束对设计的 编译过程 起着重要作 用 2. 布局布线工具 将对 最差的时序路径 进 行最多的努力 3. 对于 不满足时序设置 的路径 将以“红色” 显示出来
Quartus中的时序约束设置:内容 可以进行那些时序约束设置? 1.内部 时序约束设置 2/ 时序约束设置 3.最大 时序约束设置 4.最小 时序约束设置 5.全局 时序约束设置 6.单个节点或模块时序约束设置
Quartus II中的时序约束设置:内容 ❖ 可以进行 那些 时序约束设置? 1. 内部 时序约束设置 2. I/O 时序约束设置 3. 最大 时序约束设置 4. 最小 时序约束设置 5. 全局 时序约束设置 6. 单个节点或模块 时序约束设置
点击进入文档下载页(PPT格式)
共49页,试读已结束,阅读完整版请下载
点击购买下载(PPT)
下载及服务说明
- 购买前请先查看本文档预览页,确认内容后再进行支付;
- 如遇文件无法下载、无法访问或其它任何问题,可发送电子邮件反馈,核实后将进行文件补发或退款等其它相关操作;
- 邮箱: