-= 0.0.0 cC40161 D.D, 计 图5.33CC40161/163的时序泼形图 图5.3.4CC40161构成的十进制计数器 用一片CC40161附门电路可构成8421BCD码十进制计数器，如图5.3.4所示。它是 利用同步置数功能实现BCD码计数的，当计数器计数到1001时，D=Q,Q。=0,在第 CC40161E cc401610) (b) 图5.3.58421BCD码60进制计数器 创华行进散方式领联间并行进位方式减歌
十个CP脉冲作用下计数器置零，之后D=1,计数器又开始计数 若将图5.34电路中与非]的两输入端改接到Q2、Q,即D=Q,Q。,则可构成 8421BCD码的六进制计致器。将六进计数器和十进制计数器级联，可构成8421BCD码 60进制计数器，如图5.3.5b)所示。计数器在(0-59之间环计数。 从非零致码开始的计器 这种计数器采用的是第二种编程方法。它是利用进位输出瑞C0和置数使能瑞LD杨成 由预置数来决定计数器的模。预置数N与计数器模效M之间的关系为N=Mx一M式中， M是计数器的最人模数。计数器在N马与最大计数值（得计数器给出为全1状态）之间循环 计致，共有M个状态。用这种计数器构成分须器最方使，只要改变预置输入数据即可改变 分数，从而构成任意分须器 用2片CC40161 附加门电路构成一个60分频器，顶置数 N=100000000-00111100=11000100,其中，1100是高位CC40161的顶置数，0100是低位 CC40161的顶置数，电路如图5.3.6所示。计数器在(C4FF)H之间循环计数，在L端输出 个60分蜘的脉冲信号。改变疾置输入数据即可在L端得到不同分频数的脉冲信号。 CC401612) C401611) 图5.3.6用CC40161构成60分频器 3.加减同步计数器(74LS190/191/192/193) (1)单时钟(74LS190/74LS191) 表5.3.574s190/191功能表 74LS190和74LS191是单时钟4位同步加/减可逆 计数器 其中74LS190为8421BCD码十进制计数器 74LS191是BCD码十六进制计数器，两者的引购排列 00 图和引脚功能完全一样，如表5.3.5所示。74LS191的 时序波形如图537所示 需要指出的是正耿冲输出COBO及负脉冲喻 端C,两者在加计数到歧大计数值时或减计数到 零时，都发出脉冲信号：不同之处是 COB0端发出个与输入时钟周期相等且同步的下脉冲，C端发出一个与输入时钟信号 低电平时间相等日同步的负脉冲。 74LS190一般用于构成BCD码十进制计数器，而74LS191通过编程可构成任意进制计 数器
30B0.2 图5.3.774LS191的时序波形 利用2片74LS190附加门电路构成8421BCD码M=60的同步加法计数器，如图53.8 所示。其中，个位计数器的D=1处于无效状态，CT=UD-0处于加计数状态，放个位 计数器可以完成十进制加法计数：十位计数器ūD-0,D=Q,Q,,只要计数状态不处于 0110,D都等于1，十位计数器能否计数，要看CT的状态。当个位计数器计数到100 时，C=0.十位计数器的CT=0,处于有效状态，因此在下一个时钟脉冲作用下，个位 复零.十位计数器加1计数。而个位计数器在(O000-1000)9个天态期间由于其RC-1控 制十位计数器的CT=1,因此十位计数器处于保持状态，当计数器计数到十进制的60的瞬 间，十位计数器的LD=0,于是十位计数器置零，整个计数器复零。计数器的运行状态为 进制数(0-59) 74L51902 74Ls190D1 4 -CP 图5.3.88421BCD码M仁60的加法计效器 用74LS190的C0B0瑞通过反资置数法杉成或法计数器。由于是或法计数，故需要事 先顶置一数码，预置数N应与希望模数M相等。计数器在(M1)D之间循达计数。 对于74LS191,也可利用输出端的不同组合通过门电路反馈到D，从而构成从零开 始的加法计数器。构成方法与74LS190大纹相同 8
用74LS191的C0B0输出端通过门电路反馈到D汽，改变预置输入数据，就可以改 变计数器的模M(分须数)： 加法计数器预置数N乙-M,其中，乙m是计数器的最大计数值（卿计数器输出为全1 状态).计数器在N与（亿一）之间循环计数。 用一片74LS191和门电路构成F10的加法计数器，如图5.3.9所示。慎置数N 1111-10100101当计数器计数到暂态1111)瞬间，C0B0-1,D-0,计数器立即样次装入 0101,计数器减这样存(01011110之间循环计效 表5.3.674LS192/193功能表 损作 CR 74S191 4 XX X 清 D ××00 置 C 110 1 10 图5.3.9M10的加法计数器 (2)双时钟(74LS192/193) 74LS192和74LS193是双时钟4位加/减同步计数器，其中，74LS192是十进制计数器 74LS13是二进制计数器 两者的管脚非列图及各管脾的功能均 ￥，其功能表如表53.6 所示。另外管脚挂列图中C0是加计数进位输出端，当加计数到到最人计数值时，CO发出 一个低电平信号（平时为高电平）：BO为减计数借位输瑞，当减计数到零时，Bō发出 个低电平信号（平时为高电門），B0和C而负脉冲宽度等于时钟脉冲低电平宽 用2片74LS192构成2位十进制加法计数器 电路如图53.10所示。 电路采用串行进 位方式级联，每当个位计数器由9复0时，其C0发出一个负脉冲作十位计数器加计数的 钟信号，使十位计数器1计数。若将图5.3.10中个位74LS192的CPu和CPD互换，构 成2位十让生制设法计凝器 74L51922 国53.102位十进制加法计致器 用2片74LS193构成147的二进制加法计效器，如图5.3.11所示。当计数器计数到 (10010011)B间CR=1, 计数器立即清专：电路计数范围为(0-92州 4L51932) Ls193)9 14 图5.3.11147的二进制加法计数器