第2章微处理器的结构及存储器组成 (5)由预取部件负责从内部 Cache中取指令或数据。如果指 令或数据不在内部 Cache中,则从主存中读取,同时填入内部 Cache。预取部件的数据通路为16字节(128位),使指令码和数据 传送速度加快。预取指令队列为32字节,可存放更多的指令代 码或数据,从而有效地加快了指令执行的速度。许多指令(如寄 存器之间的数据传送、加减运算等)可在一个时钟周期内完成
第2章 微处理器的结构及存储器组成 (5) 由预取部件负责从内部Cache中取指令或数据。如果指 令或数据不在内部Cache中，则从主存中读取，同时填入内部 Cache。预取部件的数据通路为16字节(128位)，使指令码和数据 传送速度加快。预取指令队列为32字节，可存放更多的指令代 码或数据，从而有效地加快了指令执行的速度。许多指令(如寄 存器之间的数据传送、加减运算等)可在一个时钟周期内完成
第2章微处理器的结构及存储器组成 64位部件传送总线 32位数据总线 32位数据总线 总线 大小控制 32位线性地址总线 32位奇偶控制 页属 系统地 基址/变分段部件 Cache部 地址驱动 桶形移位址总线 分页部 寄存器组 描述符 写缓存(4 寄存器 数据总线 ALU 界限和属 TB/20位48KB一体互 理地的 Cache32位读里据收发器下}系统接口 整数 PLA 总线控制 部件 请求序列 发生器 32位位移总线 预取部件 成组控制 微指令总线 Cache控制 24 位 代码32字节 控制 代码队列 FPU 保护部 的指指令译 EP寄存器绯控制RO 图2-480486结构逻辑图
第2章 微处理器的结构及存储器组成 图2-4 80486结构逻辑图 32位 基 址 /变 桶 形 移 位 器址 总 线 寄 存 器 组 ALU 分 段 部 件 描 述 符 寄 存 器 界 限 和 属 性 PLA 分 页 部 件 TLB Cache部 件 8 KB一 体 的 Cache 总 线 大 小 控 制 奇 偶 控 制 和 产 生 地 址 驱 动 器 写 缓 存 (4) 数 据 总 线 收 发 器 总 线 控 制 请 求 序 列 发 生 器 成 组 控 制 Cache控 制 预 取 部 件 32字 节 代 码 队 列 EP寄 存 器 组 FPU 控 制 ROM 控 制 和 保 护 部 件 指 令 译 码 20位 物 理 地 址 页 属 性 32位 系 统 地 址 3 2位 写 数 据 系 统 接 口 已 译 码 的 指 令 24位 代 码 流 整 数 部 件 3 2位 读 数 据 64位 部 件 传 送 总 线 微 指 令 总 线 3 2位 位 移 总 线 3 2位 线 性 地 址 总 线 3 2位 数 据 总 线 3 2位 数 据 总 线
第2章微处理器的结构及存储器组成 (6)在内部 Cache和浮点运算器FPU之间的内部通路采用64位 (两个32位)数据线,使浮点数据的传送及运算速度加快 (7) Cache采用“写贯穿”( Write Through)方式,使写入数据 不仅写入 Cache存储器,同时还要写入主存储器,保证了 Cache 与主存数据的一致性 (8)采用单倍频时钟,简化了时钟电路,提高了CPU的速度。 (9)除了内部 Cache和FPU外,支持配置外部 Cache和数值协 处理器FPU,使系统的性能进一步提高
第2章 微处理器的结构及存储器组成 (6) 在内部Cache和浮点运算器FPU之间的内部通路采用64位 (两个32位)数据线，使浮点数据的传送及运算速度加快。 (7) Cache采用“写贯穿”(Write Through)方式，使写入数据 不仅写入Cache存储器，同时还要写入主存储器，保证了Cache 与主存数据的一致性。 (8) 采用单倍频时钟，简化了时钟电路，提高了CPU的速度。 (9) 除了内部Cache和FPU外，支持配置外部Cache和数值协 处理器FPU，使系统的性能进一步提高
第2章微处理器的结构及存储器组成 (10)在指令系统方面保持与80386兼容。除了包含80387的 浮点运算指令外,还增加了6条新指令,即字节交换指令 BS WAP、交换并相加指令XADD、比较并交换指令 CMPXCH和 Cache指令INVD、 WBINVD、 INVLPO。其中前3条可在系统软 件和应用软件中使用,增强数据运算与处理能力;后3条只能在 系统软件中使用,增强对内部 Cache和TB的管理
第2章 微处理器的结构及存储器组成 (10) 在指令系统方面保持与80386兼容。除了包含80387的 浮点运算指令外，还增加了6条新指令，即字节交换指令 BSWAP、交换并相加指令XADD、比较并交换指令CMPXCH和 Cache指令INVD、WBINVD、INVLPG。其中前3条可在系统软 件和应用软件中使用，增强数据运算与处理能力；后3条只能在 系统软件中使用，增强对内部Cache和TLB的管理
第2章微处理器的结构及存储器组成 3. Pentium微处理器的结构 64 指令 Cache 页测 分支预 256b 预取指令缓冲器 流水线 整数 结构的 64b总线接口 单元 整数64b」浮点单 单元 32b 32b MUL 寄存器 ADD 32 DIV 64b 数据 Cache 图25 Pentium体系结构示意图
第2章 微处理器的结构及存储器组成 3．Pentium微处理器的结构 图2-5 Pentium体系结构示意图 指 令 Cache 整 数 单 元 分 支 预 测 预 取 指 令 缓 冲 器 整 数 单 元 寄 存 器 组 数 据 Cache 64b总 线 接 口 流 水 线 结 构 的 浮 点 单 元 MUL ADD DIV 32 b 32 b 32 b 64 b 64 b 64 b 256 b U V