第2章微处理器的结构及存储器组成 )超标量流水线 超标量流水线( Super Scalar)设计是 Pentium处理器技术的核心。 它由U和Ⅴ两条指令流水线构成,如图2-6所示。每条流水线都拥 有自己的ALU算术逻辑单元)、地址生成电路和与数据 Cache的 接口。这种流水线结构允许 Pentium在单个时钟周期内执行两条 整数指令,比相同频率的486DX的CPU性能提高了一倍 Pentium双流水线中的每一条流水线分为5个步骤,即指令预 取、指令解码、地址生成、指令执行、回写。当一条指令走过预 取步骤,流水线就可以开始对另一条指令进行操作
第2章 微处理器的结构及存储器组成 1) 超标量流水线 超标量流水线(Super Scalar)设计是Pentium处理器技术的核心。 它由U和V两条指令流水线构成，如图 2-6所示。每条流水线都拥 有自己的ALU(算术逻辑单元)、地址生成电路和与数据Cache的 接口。这种流水线结构允许Pentium在单个时钟周期内执行两条 整数指令，比相同频率的486DX的CPU性能提高了一倍。 Pentium双流水线中的每一条流水线分为5个步骤，即指令预 取、指令解码、地址生成、指令执行、回写。当一条指令走过预 取步骤，流水线就可以开始对另一条指令进行操作
第2章微处理器的结构及存储器组成 U或V流水纟 图2-6 Pentium超标量流水线结构
第2章 微处理器的结构及存储器组成 图2-6 Pentium超标量流水线结构 U-流 水 线 V-流 水 线 U或 V流 水 线
第2章微处理器的结构及存储器组成 Pentium是双流水线结构,可以一次执行两条指令,每条 水线执行一个。这个过程称为“指令并行”。在这种情况下, 要求指令必须是简单指令,且V流水线总是接受U流水线的下 一条指令。例如,在下述4条指令中 MOVAX, 5 NC BX MOVAX, 5 INC AX 前两条指令可以并行工作,而后两条指令则不行,它会产 生结果的冲突,因为后两条指令都在对同一个寄存器AX进行操 作。因而, Pentium的有效使用还必须借助于有适用的编译工具, 能产生尽量不冲突的指令序列
第2章 微处理器的结构及存储器组成 Pentium是双流水线结构，可以一次执行两条指令，每条流 水线执行一个。这个过程称为“指令并行”。在这种情况下， 要求指令必须是简单指令，且V-流水线总是接受U-流水线的下 一条指令。例如，在下述4条指令中 MOV AX，5 INC BX MOV AX，5 INC AX 前两条指令可以并行工作，而后两条指令则不行，它会产 生结果的冲突，因为后两条指令都在对同一个寄存器AX进行操 作。因而，Pentium的有效使用还必须借助于有适用的编译工具， 能产生尽量不冲突的指令序列
第2章微处理器的结构及存储器组成 2)独立的指令 Cache和数据 Cache 80486片内有8 KB Cache,而 Pentium则为两个8KB,一个作 为指令 Cache,另一个作为数据 Cache,即双路 Cache结构,如图 2-7所示。 8KB指令 8KB数据 32b线宽 Cache Cache 32b线宽 无回写 有回写 TLB TLB 取指令U流水线数据V流水线数据 图2-7 Pentium双路 Cache结构
第2章 微处理器的结构及存储器组成 2) 独立的指令Cache和数据Cache 80486片内有8 KB Cache，而Pentium则为两个8 KB，一个作 为指令Cache，另一个作为数据Cache，即双路Cache结构，如图 2-7所示。 图2-7 Pentium双路Cache结构 8 KB指 令 Cache TLB 8 KB数 据 Cache TLB 取指令 U-流 水 线 数 据 V-流 水 线 数 据 32 b线 宽 无回写 32 b线 宽 有回写
第2章微处理器的结构及存储器组成 图中TLB的作用是将线性地址翻译成物理地址。指令 Cache 和数据 Cache用32×8的线宽(80486DX为16×8线宽),是对 Pentium64b总线的有力支持 Pentium的数据 Cache有两个接口,分别通向U和Ⅴ两条流水 线,以便能在相同时刻向两个独立工作的流水线进行数据交换。 当向已被占满的数据 Cache写数据时,将移走一部分当前使用频 率最低的数据,并同时将其写回主存,这个技术称为 Cache回写 技术。由于处理器向 Cache写数据和将 Cache释放的数据写回主 存是同时进行的,所以,采用 Cache回写技术可大大节省处理时
第2章 微处理器的结构及存储器组成 图中TLB的作用是将线性地址翻译成物理地址。指令Cache 和数据Cache采用32×8的线宽(80486DX为16×8线宽)，是对 Pentium 64 b总线的有力支持。 Pentium的数据Cache有两个接口，分别通向U和V两条流水 线，以便能在相同时刻向两个独立工作的流水线进行数据交换。 当向已被占满的数据Cache写数据时，将移走一部分当前使用频 率最低的数据，并同时将其写回主存，这个技术称为Cache回写 技术。由于处理器向Cache写数据和将Cache释放的数据写回主 存是同时进行的，所以，采用Cache回写技术可大大节省处理时 间