第二节加法器和数值比较器 半加器 半加器是算术运算电路中的基本单元,是 完成1位二进制相加的一种组合逻辑路。 所谓半加是指只考虑两个加数本身,而不 考虑由低位来的进位。半加逻辑关系如表10-3 所示 张 4 争 孝
第二节 加法器和数值比较器 一、半加器 半加器是算术运算电路中的基本单元，是 完成1位二进制相加的一种组合逻辑路。 所谓半加是指只考虑两个加数本身,而不 考虑由低位来的进位。半加逻辑关系如表10-3 所示
真值表 加数A加数和数F进位数 0 0011 0110 0001 F=AB+AB 张 C= AB 4 争 孝
真值表 C AB F AB AB = = + 加数A 加数 和数F 进位数 C 0 0 1 1 0 1 0 1 0 1 1 0 0 0 0 1
逻辑图 AB A(力) 半加和) F B(加数) CO C C 图103半加器 a.逻辑图 b.逻辑符号 4 争 孝
逻辑图 图10-3 半加器 a.逻辑图 b.逻辑符号
全加器 所谓全加是指两个1位数相加时,还要考虑从 低位来的进位,产生求和结果向高位进位。能实 现全加的电路叫全加器,它也是算术运算的基本 单元电路。全加逻辑关系如表10-4。 Fi=A B Ci-1+A B Ci+A BCi-A B, Ci-l F=AB, Ci-1+A B Ci-1+AB, Ci-4 B Ci-I B Ci-1+A B+A Ci-l 4 BE+C:=B Ci-1+A,B; +A, C 孝
所谓全加是指两个1位数相加时,还要考虑从 低位来的进位，产生求和结果向高位进位。能实 现全加的电路叫全加器，它也是算术运算的基本 单元电路。全加逻辑关系如表10-4。 二、全加器 1 1 1 1 1 1 1 1 − − − − − − − − = + + = + + i i i i i i i i i i i i i i i i i i i i i i i i i i F A B C A BC A BC A B C F A B C A BC A BC A B C 1 1 1 1 − − − − = + + = + + i i i i i i i i i i i i i i C B C A B A C C B C A B A C
真值表 0000 00110 01010 011 00 0001011 誉 4 孝
真值表 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1