EDA技术讲义 2.2.5GAL 图2-25简单模式输出结构 XOR
EDA技术讲义 2.2.5 GAL 图2-25 简单模式输出结构
EDA技术讲义 23CPLD结构与工作原理 来自PA的36个信号 图2-26MAX7000系列的单个宏单元结构 全局全局 清零时钟 来自/O引脚 并行 1扩展项 快速输入选择 寄存器 旁路 通往|/O 模块 乘积项选择矩阵 EN 清零fc) 选择 共享 逻辑 逻辑阵列 通往 扩展项 PIA
EDA技术讲义 2.3 CPLD结构与工作原理 图2-26 MAX7000系列的单个宏单元结构 PRN CLRN ENA 逻辑阵列 全局 清零 共 享 逻 辑 扩展 项 清零 时钟 清零 选择 寄存器 旁 路 并 行 扩展 项 通往 I/O 模块 通往 PIA 乘 积 项 选 择 矩 阵 来自 I/O引脚 全局 时钟 D Q EN 来自 PIA的 36个信号 快速输入选择 2
EDA技术讲义 23CPLD结构与工作原理 (1)逻辑阵列块(LAB) LAB AB LAB LAB 图2-27 LAB LAB AB LAB MAX7128s的结构 LAB LAB AB LAB LAB LAB LLAB LAB IO控制模块
EDA技术讲义 2.3 CPLD结构与工作原理 (1) 逻辑阵列块(LAB) 图2-27 MAX7128S的结构
EDA技术讲义 23CPLD结构与工作原理 (2)宏单元 (3)扩展乘积项 n>}宏单元的 局部连线 乘积项 逻辑 图2-28共享扩展乘积 项结构 共享扩展 项提供的 与非” 乘积项 >宏单元的 乘积项 逻辑
EDA技术讲义 2.3 CPLD结构与工作原理 (2) 宏单元 (3) 扩展乘积项 局部连线 共享扩展 项提供的 “与非” 乘积项 宏单元的 乘积项 逻辑 宏单元的 乘积项 逻辑 图2-28 共享扩展乘积 项结构
EDA技术讲义 图2-29并 联扩展项馈 来自前 送方式 个宏单元 Preset 乘积 项 选择 矩阵 Preset 乘积 项 宏单元的乘积项逻辑 选择 矩阵 Clock Clear 通往下 个宏单元
EDA技术讲义 图 2 -29 并 联扩展项馈 送方式