EDA技术讲义 41设计实体 41实体说明 端口说明: PORT(端口名{,端口名}:方向数据类型名; 端口名{,端口名}:方向数据类型名) 端口方向: 端口方向用来定义外部引脚的信号方向是输入还是输出 表示端口方向的说明符及含义: IN 输入 OUT输出(结构体内部不能再使用) INOUT双向,既可输入也可输出 BUFFER输出(结构体内可再使用) LINKAGE不指定方向,无论哪个方向都可连接
EDA技术讲义 4.1 设计实体 4.1.1 实体说明 端口方向： PORT（端口名{，端口名}：方向 数据类型名； …… 端口名{，端口名}：方向 数据类型名）； 端口说明： 端口方向用来定义外部引脚的信号方向是输入还是输出。 表示端口方向的说明符及含义： IN ——输入 OUT——输出（结构体内部不能再使用） INOUT——双向，既可输入也可输出 BUFFER—— 输出（结构体内可再使用） LINKAGE ——不指定方向，无论哪个方向都可连接
EDA技术讲义 41设计实体 411实体说明 端口方向 OUT INOUT BUFFER OUT INOUT BUFFER
EDA技术讲义 OUT IN INOUT BUFFER 4.1 设计实体 4.1.1 实体说明 端口方向
EDA技术讲义 41设计实体 41.1实体说明 端口说明: PORT(端口名{,端口名}:方向数据类型名; 端口名{,端口名}:方向数据类型名) 数据类型: 在VHDL语言中有十种数据类型 BIT位逻辑型(该端口信号值只能取“0”或“1”) BIT VECTOR位矢量型(该端口可能是一组二进制位的值) BOOLEAN—布尔代数型(取值有“ false”和“true”两种) STD LOGIC-标准逻辑型 INTEGER—整型 UN SIGNED—无符号型
EDA技术讲义 4.1 设计实体 4.1.1 实体说明 数据类型： PORT（端口名{，端口名}：方向 数据类型名； …… 端口名{，端口名}：方向 数据类型名）； 端口说明： 在VHDL语言中有十种数据类型： BIT——位逻辑型（该端口信号值只能取“0”或“1”） BIT_VECTOR——位矢量型（该端口可能是一组二进制位的值） BOOLEAN ——布尔代数型（取值有“false”和“true”两种） STD _LOGIC—— 标准逻辑型 INTEGER ——整型 UN _SIGNED ——无符号型
EDA技术讲义 41设计实体 41实体说明 数据类型: 例 PORT(a: IN BIT; b:N BIT bus OUT BIT VECTOR(3 DOWNTO 0)) 解释说明: a、b为BI数据型; bus为 BIT VECTOR类型,该端口为一个四位位宽端口。 (3 DOWNTO0)最高位buS3]、最低位bus0J
EDA技术讲义 4.1 设计实体 4.1.1 实体说明 数据类型： 例： PORT( a: IN BIT; b: IN BIT; bus : OUT BIT _VECTOR（3 DOWNTO 0） ) ; 解释说明： a、b为BIT数据型； bus为BIT _VECTOR类型，该端口为一个四位位宽端口。 （3 DOWNTO 0）最高位bus[3] 、最低位bus[0]
EDA技术讲义 41设计实体 41实体说明 数据类型: 在ⅤHDL语言中,利用标准逻辑型( STD LOGIO)和 STD LOGIC VECTOR对端口或信号进行说明时。需在程 序的最开始部分加上如下语句: LIBRARY IEEE: USE IEEE STD LOGIC 1164ALL 这是用取自IEEE库中 STD LOGIC1164程序包的 STD LOGIC数据类型取代Bm数据类型, 用 STD LOGIOⅤ ECTOR取代 BIT VECTOR数据类型
EDA技术讲义 4.1 设计实体 4.1.1 实体说明 数据类型： 在VHDL 语言中，利用标准逻辑型（STD_LOGIC）和 STD_LOGIC _VECTOR对端口或信号进行说明时。需在程 序的最开始部分加上如下语句： LIBRARY IEEE； USE IEEE. STD_LOGIC _1164.ALL； 这是用取自IEEE库中STD_LOGIC _1164程序包的 STD_LOGIC数据类型取代BIT数据类型， 用STD_LOGIC _VECTOR取代BIT _VECTOR数据类型