二进制异步减法计数器的时序波形图和状态图。 Cp凵凵「「凵L Q2 Q3231 0000 u)-()-(0)-(m)(ou 1010 1001 000(0010 0011 0100 0101 0110 01l1 1000 在异步计数器中,高位触发器的状态翻转必须在相邻触发器产生进位信号 (加计数)或借位信号(减计数)之后才能实现,所以工作速度较低。为 了提高计数速度,可采用同步计数器
二进制异步减法计数器的时序波形图和状态图。 在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号 （加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为 了提高计数速度，可采用同步计数器。 CPQ0 Q1 Q2 Q3 3 2 1 0 Q Q Q Q 0000 1111 1110 1101 1100 1011 1010 1001 1000 0100 0101 0110 0111 0001 0010 0011
2.二进制同步计数器 (1)二进制同步加法计数器 由于该计数器的 计数脉冲电路状态等效十进 翻转规律性较强,只 序号 O3 22 1 o 制数 需用“观察法”就可 0 0 0 设计出电路 0123456789 0000 因为是“同步”方式, 所以将所有触发器的 01 001 CP端连在一起,接计 0 数脉冲。 10 0000 678911 然后分析状态图, 12 10 01010101010101010 12 13 选择适当的JK信号。 3456 14 15 000 0
2．二进制同步计数器 （1）二进制同步加法计数器 由于该计数器的 翻转规律性较强，只 需用“观察法”就可 设计出电路： 因为是“同步”方式， 所以将所有触发器的 CP端连在一起，接计 数脉冲。 然后分析状态图， 选择适当的JK信号。 计数脉冲 序号 电 路 状 态 等效十进 Q3 Q2 Q1 Q0 制数 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0
分析状态图可见: FF0:每来一个CP,向相反的状态翻转一次。所以选:J=K=1 FF1:当Q0=1时,来一个CP,向相反的状态翻转一次。 所以选:J1K1=Q0 FF2:当Q0Q1=1时,来一个CP,向相反的状态翻转一次。 所以选:J2=K2=Q0Q1 FF3:当Q0Q1Q2=1时,来一个CP,向相反的状态翻转一次。 所以选:J3=K3=Q021Q2 Q 2 FF FF FF FFo 1J CI C1P C1P C IK 1K& CP计数脉冲 CR清零脉冲
F F 1K R C1 1J 清零脉冲 Q 0 1K 1 Q ∧ Q F F C1 Q 1J ∧ 1K 计数脉冲 & 2 F F2 1J & & 0 1J Q CP 3 ∧ R 1K Q CR Q C1 1 ∧ & R R 3 F F C1 Q 1 分析状态图可见： FF0：每来一个CP，向相反的状态翻转一次。所以选：J0=K0=1 FF1：当Q0=1时，来一个CP，向相反的状态翻转一次。 所以选：J1=K1= Q0 FF2：当Q0Q1=1时， 来一个CP，向相反的状态翻转一次。 所以选：J2=K2= Q0Q1 FF3： 当Q0Q1Q2=1时， 来一个CP，向相反的状态翻转一次。 所以选：J3=K3= Q0Q1Q2
(2)二进制同步减法计数器 分析4位二进制同步减法计数器的状态表,很容易看出,只要将各 触发器的驱动方程改为 J1=K1=0 091J3=K3=92 就构成了4位二进制同步减法计数器。 (3)二进制同步可逆计数器 将加法计数器和减法计数器合并起来,并引入一加/减控制信号X便构 成4位二进制同步可逆计数器,各触发器的驱动方程为: J。=K。=1 0 J1=K=X@o+X go J2=K2=X22+X 22 J3=K,=X2 222+X2o2 22
（2）二进制同步减法计数器 分析4位二进制同步减法计数器的状态表，很容易看出，只要将各 触发器的驱动方程改为： 将加法计数器和减法计数器合并起来，并引入一加/减控制信号X便构 成4位二进制同步可逆计数器，各触发器的驱动方程为： 就构成了4位二进制同步减法计数器。 （3）二进制同步可逆计数器 J2 = K2 = Q0 Q1 J3 = K3 = Q0 Q1 Q2 J1 = K1 = Q0 J0 = K0 = 1 J3 = K3 = XQ0 Q1 Q2 + X Q0 Q1 Q2 J2 = K2 = XQ0 Q1 + X Q0 Q1 J1 = K1 = XQ0 + X Q0 J0 = K0 = 1
作出二进制同步可逆计数器的逻辑图: 当控制信号X=1时,FF1FF3中的各J、K端分别与低位各触发器的 Q端相连,作加法计数。 当控制信号X=0时,FF1FF3中的各J、K端分别与低位各触发器 Q 的端相连,作减法计数。 实现了可逆计数器的功能。 Q 加/减 控制信号 X FF2 FF FFo CIP IK IK 计数脉冲 CP 清零脉冲
当控制信号X=1时，FF1～FF3中的各J、K端分别与低位各触发器的 Q端相连，作加法计数。 作出二进制同步可逆计数器的逻辑图： 实现了可逆计数器的功能。 当控制信号X=0时，FF1～FF3中的各J、K端分别与低位各触发器 Q 的端相连，作减法计数。 Q R 2 0 Q ∧ 1 Q 1J CR R Q F F 清零脉冲 F F C1 0 ∧ C1 1K 1K 计数脉冲 1K 1 Q C1 2 R CP Q 1J F F 1 ∧ 1J 1J ∧ 1K Q R 3 C1 F F3 Q & & & & & & & ≥1 ≥1 ≥1 X 加/减 控制信号