设计的VHDL描述进入文本编辑器在OuartusII的主界面中选择菜单项File选择New或OpenNewOpenvY选择适当的目录选择VHDLFile+鼠标左键点击OK选择一个后缀为.vhd的文件+文本编辑器窗口出现文本编辑器窗口-xbo Vhdli.vhd1文件名后缀：VHDL:.vhd;Verilog:.V;.tdf.AHDL:在文本编辑器中利用VHDL模板选择Edit|InsertTemplate/VHDL（或点击鼠标右键）6
6 设计的 VHDL 描述 进入文本编辑器 文本编辑器窗口 文件名后缀： VHDL： .vhd； Verilog： .v； AHDL: .tdf。 在文本编辑器中利用 VHDL 模板 选择 Edit | Insert Template| VHDL（或点击鼠标右键 ） 在 QuartusⅡ的主界面中选择菜单项 File New Open 文本编辑器窗口出现 鼠标左键点击 OK 选择适当的目录 选择一个后缀为.vhd 的文件 选择 VHDL File 选择 New 或 Open
Insert Template+Showsyntax of.Templatesection.OKQuartus Il TelComponent Instantiation Statement-CancelTclConcurrent Procedure CallVerilog HDLConcurrent Signal Assignment StatementVHDIConditionalSignalAssignmentConstant DeclarationEntityDeclarationFor StatementFull Design: CounterFull Design:Flipflop（1）选择VHDLFull Design; Tri-State BufferGenerateStatement(ForGenerate)Generate Statement(If Generate)IfStatementLibraryClause（2）选择所需的VHDL模板OverallStructurePackage DeclarationAPrncadlureCall StatementPreviewV插入Entity模板后的文本编辑器窗口oVhdli.vhd*2ENTITYentity_name Is2GENERICLparameter nanestring I=default value:5default valueparameter nane:integer:-6);PORT0O: INinput name,_input_nameSTD LOGIC;10:INSTD LOGIC VECTOR(high DOWNTO1ow):input vector name11bidir name,bidir name:INOUT STD LOGIC;12:OUToutput name,output nameSTD LOGIC131;14 ENDentity_name;15-一公将带双下划线的虚拟标识符替换为用户自己的标识符4位加法器的VHDL代码7
7 插入 Entity 模板后的文本编辑器窗口 4 位加法器的 VHDL 代码 （1）选择 VHDL （2）选择所需的 VHDL模板 将带双下划线的虚拟标识符替换为用户自己的标识符