921c54X的外部总线接口 其中, MSTRE存储器选通信号,在访问外部程序 或数据存储器时有效,当访问程序存储器时,除 了 MSTRB有效以外,PS还将有效; >在访问外部数据存储器时,除了 MSTRE有效以外, DS还将有效。如表9-9所示。 VSTRB PS DS 程序访问 数据访问 无彷间 山东大学生物医学工程刘忠国 37
9.2.1 C54x的外部总线接口 ➢ 其中，MSTRB存储器选通信号，在访问外部程序 或数据存储器时有效，当访问程序存储器时，除 了MSTRB有效以外，PS还将有效； ➢ 在访问外部数据存储器时，除了MSTRB有效以外， DS还将有效。如表9-9所示。 山东大学生物医学工程刘忠国 37
92c54X外部总线结构 922c54X的外部总线访问 1、c54X外部总线的访问时序1)外部存储器的访问时序 CLKOUT Address Data Read Read Write data R/ MSTRB (a)读读写的时序一没有等待延时的外部存储器访问时序 山东大学生物医学工程刘忠国 38
9.2 C54x外部总线结构 9.2.2 C54x的外部总线访问 （a）读-读-写的时序 --没有等待延时的外部存储器访问时序 38 1、C54x外部总线的访问时序 1）外部存储器的访问时序 山东大学生物医学工程刘忠国
9.22c54x的外部总线访问 1)外部存储器的访问时序 CLKOUT Address Write data Write data Read RW DS. Ps ST MSTRB (b)写写-读的时序-没有等待延时的外部存储器访问时序 MStRB goes high at the end of every write cycle to disable the memory while the address andlor R/ signal changes 9
1）外部存储器的访问时序 （b）写-写-读的时序--没有等待延时的外部存储器访问时序 MSTRB goes high at the end of every write cycle to disable the memory while the address and/or R/W signal changes. 山东大学生物医学工程刘忠国 39 9.2.2 C54x的外部总线访问
922c54x的外部总线访问 2)外部ⅣO的访问时序 外部ⅣO的操作时序如图923所示。在没有插入等待周期的情 况下,对外部MO设备读/写操作时,分别需要占用2个周期 JOSTRE低电平发生在时钟的上升沿到下一个上升沿之间 CLKOUT Address Data 1 read 1/O wrte 1O read R Is 山东大学生物医学工程刘忠国 0
2) 外部I/O的访问时序 外部I/O的操作时序如图9.23所示。在没有插入等待周期的情 况下，对外部I/O设备读/写操作时，分别需要占用2个周期。 IOSTRB低电平发生在时钟的上升沿到下一个上升沿之间。 山东大学生物医学工程刘忠国 40 9.2.2 C54x的外部总线访问
3)外部O和存储器混合访间时序 有各种组合情况,如:存储器访问后紧跟VO访问,WO访问后紧 跟存储器访问。如存储器读后MO读(如图924所示) CLKOUT Address o read D313 Read R MSTRB IOSTRE 图924存储器读0读一没有等待延时的混合访问时序 山东大学生物医学工程刘忠国
3)外部I/O和存储器混合访问时序 图9.24 存储器读-I/O读—没有等待延时的混合访问时序 有各种组合情况，如：存储器访问后紧跟I/O访问，I/O访问后紧 跟存储器访问。如存储器读后I/O读（如图9.24所示） 山东大学生物医学工程刘忠国 41