914JTAG接口电路设计 表95JTAG连接器各引脚信号的含义: 信号名称引脚 含义 仿真器设备状 序号 状态态 TM1测试模式选择 Test mode select输出(O)输入() TDI3测试数据输入 ATest data input输出(O)输入( TDo7测试数据输出 Test data output输入()输出O) TCK1 Test clock,从仿真器输出的一输出(O)输入() 个10.368MHz的时钟信号。 TCK_RET9 Test clock return测试时钟返回输入()输出(O) 进入仿真器的测试时钟,是 TCK的缓冲版本。 山东大学生物医学工程刘忠国 32
9.1.4 JTAG接口电路设计 • 表9.5 JTAG连接器各引脚信号的含义： 信号名称 引脚 序号 含义 仿真器 状态 设备状 态 TMS 1 测试模式选择Test mode select 输出(O) 输入(I) TDI 3 测试数据输入Test data input 输出(O) 输入(I) TDO 7 测试数据输出Test data output 输入(I) 输出(O) TCK 11 Test clock, 从仿真器输出的一 个 10.368MHz的时钟信号。 输出(O) 输入(I) TCK_RET 9 Test clock return测试时钟返回， 进入仿真器的测试时钟，是 TCK的缓冲版本。 输入(I) 输出(O) 山东大学生物医学工程刘忠国 32
914JTAG接口电路设计 称 含义 态/故案 砾器 TRST 2 Test reset测试复位输出o)输入() 输入/输 EMT013 Emulation pin0仿真引脚0输入①)出d/o) 输入/输 EMU114 Emulation pin1仿真引脚1输入()出①/O Presence detect在检测。该 引脚高信号电平表示目标板已 PDCO5经通过TAG接口连接到TAG输入(①)|输出(O) 线缆上,在目标系统中,该引 脚应该连接到系统电源vCC上 GND 4 8, 10. 接地 12 山东大学生物医学工程刘思国
9.1.4 JTAG接口电路设计 信号名称 引脚序号 含义 仿真器 状态 设备状态 TRST 2 Test reset 测试复位 输出(O) 输入(I) EMU0 13 Emulation pin 0仿真引脚0 输入(I) 输入/输 出(I/O) EMU1 14 Emulation pin 1仿真引脚1 输入(I) 输入/输 出(I/O) PD(VCC) 5 Presence detect存在检测。该 引脚高信号电平表示目标板已 经通过JTAG接口连接到JTAG 线缆上，在目标系统中，该引 脚应该连接到系统电源VCC上。 输入(I) 输出(O) GND 4,8,10, 12 接地 山东大学生物医学工程刘忠国 33
914JTAG接口电路设计 T公司DSP仿真器JTAG的DSP接口电路如图920所示: △VCC CC c54xJT接口￥ 丁TAG插头 EMUO EMUO EMU1 EMU1 TRST GND TMS TMS GND 3 TDI GND TDO TDO GND TCK TCK GM/12 TCK RET GND 图9.20标准距离(15.24cm)连接的JTAG接口电路 山东大学生物医学工程刘忠国 34
9.1.4 JTAG接口电路设计 TI公司DSP仿真器JTAG的DSP接口电路如图9.20所示： 34 图9.20 标准距离（ 15.24cm ）连接的JTAG接口电路 山东大学生物医学工程刘忠国
914JTAG接口电路设计 为了增加连接距离可以采用如图921所示的JTAG电路。 △VCC C C54xJTA接口8长 仿真器JTAG插头 13 5 EMUO EMUO EMU1 14EMU TRST 2 4 TRST GND 6 TMS TMS GND TDI 3 TDI GND 8 TDO TDO GND TCK TCK GND 9 TCK RET 驱动器 GND 图9.21远距离(30.48cm)连接的JTAG接口电路 山东大学生物医学工程刘忠国 35
9.1.4 JTAG接口电路设计 图9.21 远距离（ 30.48cm ）连接的JTAG接口电路 为了增加连接距离可以采用如图9.21所示的JTAG电路。 35 驱动器 山东大学生物医学工程刘忠国
9.2c54X外部总线结构 9.2.1c54X的外部总线接口(表96外部总线接口组成) 倌号名称C541c546c5409c5410c5402Ac5420信号说明 A0A15 15-0 19-022-017-0地址总线 D0-D15150 15-0 y150数据总线 15-0 程序空间选择 DS 数据空间选择 MSTRB 外部存储器选通 s O空间选择 「 IOSTRB O访问选通 读写信号 READY 数据准备好 HOLD Hold请求 HOLDA Ho|d响应 MSC 微状态完成 IAQ 指令获取 ACK 中断响应 山东大学AQ铂 nstruction acquisition 36
• 9.2.1 C54x的外部总线接口(表9.6 外部总线接口组成) 信号名称 C541- C546 C5409, C5410 C5402A C5420 信号说明 A0–A15 15-0 19-0 22-0 17-0 地址总线 D0–D15 15-0 15-0 15-0 15-0 数据总线 PS √ √ √ √ 程序空间选择 DS √ √ √ √ 数据空间选择 MSTRB √ √ √ √ 外部存储器选通 IS √ √ √ √ I/O空间选择 IOSTRB √ √ √ √ I/O访问选通 R/W √ √ √ √ 读写信号 READY √ √ √ √ 数据准备好 HOLD √ √ √ √ Hold请求 HOLDA √ √ √ √ Hold响应 MSC √ √ √ √ 微状态完成 IAQ √ √ √ √ 指令获取 IACK √ √ √ √ 中断响应 山东大学生物医学工程刘忠国 IAQ: instruction acquisition 36 9.2 C54x外部总线结构