基本逻辑门电路 基本逻辑门电路有与门 AND gate)、或门 ( OR gate)及非门( NOT gate),分别可以完成 与、或、非三种逻辑运算。这三种逻辑运算可 以用晶体二极管和晶体三极管等分立元件组成 的电路来实现,也可以用集成电路来实现
一 . 基本逻辑门电路 基本逻辑门电路有与门(AND gate)、或门 (OR gate)及非门(NOT gate)，分别可以完成 与、或、非三种逻辑运算。这三种逻辑运算可 以用晶体二极管和晶体三极管等分立元件组成 的电路来实现，也可以用集成电路来实现
表81与门真值表 A00 0 A F B 0001 F=A·B B 1.与门电路 上图为简单的具有两个输入端的二极管与门电 路、常用逻辑符号、逻辑表达式及真值表。 其中A、B分别为两个输入端,F为输出端。这 种电路之所以能实现与运算,是因为输出端的电平 被最低电平的输入端钳位,只有在输入端全为高电 平时,输出端才能是高电平。也就是说输入全为1 时,输出才为1
1. 与门电路 上图为简单的具有两个输入端的二极管与门电 路、常用逻辑符号、逻辑表达式及真值表。 其中A、B分别为两个输入端，F为输出端。这 种电路之所以能实现与运算，是因为输出端的电平 被最低电平的输入端钳位，只有在输入端全为高电 平时，输出端才能是高电平。也就是说输入全为1 时，输出才为1
从电路的结构来看,这种基本的与门电路有它的 局限性:①输出低电平时,其值比输入端低电平高 个二极管的正向电压降,因此一个逻辑量连续通过 2~3个这样的门电路后,代表0值的低电平就不再符 合要求。②输出端为高电平时,向负载供应电流的能 力受电阻R的限制,负载电流过大时,R两端的压降 就不容忽视,代表1值的高电平就不再符合要求。③ 当输入端电平变化时,输出端电平的变化总是要落后 定的时间。此时间主要是由二极管在导通状态和截 止状态之间的转换过程而产生的,称为门电路的延迟 时间
从电路的结构来看，这种基本的与门电路有它的 局限性：①输出低电平时，其值比输入端低电平高一 个二极管的正向电压降，因此一个逻辑量连续通过 2~3个这样的门电路后，代表0值的低电平就不再符 合要求。②输出端为高电平时，向负载供应电流的能 力受电阻R的限制，负载电流过大时，R两端的压降 就不容忽视，代表1值的高电平就不再符合要求。③ 当输入端电平变化时，输出端电平的变化总是要落后 一定的时间。此时间主要是由二极管在导通状态和截 止状态之间的转换过程而产生的，称为门电路的延迟 时间
表8-2或门真值表 B F A0011 B010 F=A+B 111 2.或门电路 上图为简单的具有两个输入端的二极管或门电路、常用 逻辑符号、逻辑表达式及真值表。 其中A、B分别为两个输入端,F为输出端。这种电路之 所以能实现或运算,是因为输出端的电平被最高电平的输入 端钳位,只要输入端有一个高电平时,输出就是高电平。也 就是说输入有一个为1时,输出即为1。输入端全为0时,输 出才为0。 这种或门电路的局限性与前面的与门相类似
2. 或门电路 上图为简单的具有两个输入端的二极管或门电路、常用 逻辑符号、逻辑表达式及真值表。 其中A、B分别为两个输入端，F为输出端。这种电路之 所以能实现或运算，是因为输出端的电平被最高电平的输入 端钳位，只要输入端有一个高电平时，输出就是高电平。也 就是说输入有一个为1时，输出即为1。输入端全为0时，输 出才为0。 这种或门电路的局限性与前面的与门相类似
+Ec 亵8-3非门真值表 R F F A F=A 0 3.非门电路 非门电路只有一输入端,输出端与输入端的状态总是相 反。当输入端A是高电平时,输出端F是低电平;当输入端是 低电平时,输出端则是高电平。 简单的非门电路实际就是一个反相器,适当选择Rc和RB 当输入端A为高电平时,三极管饱和导通,输出端F为低电平 (约为0.2伏);当输入端A为低电平时(0伏左右),三极管截 止,输出端F为高电子(约为E)。这就是说,输入1时,输出 0;输入0时,输出1,实现了非运算。上图为电路、逻辑符 号、逻辑表达式及真值表
3. 非门电路 非门电路只有一输入端，输出端与输入端的状态总是相 反。当输入端A是高电平时，输出端F是低电平；当输入端是 低电平时，输出端则是高电平。 简单的非门电路实际就是一个反相器，适当选择RC和RB， 当输入端A为高电平时，三极管饱和导通，输出端F为低电平 (约为0．2伏)；当输入端A为低电平时(0伏左右)，三极管截 止，输出端F为高电子(约为Ec )。这就是说，输入1时，输出 0；输入 0时，输出1，实现了非运算。上图为电路、逻辑符 号、逻辑表达式及真值表