《EDA技术》课程教学资源（课件讲稿）第2章 PLD硬件特性与编程技术

2.2低密度PLD可编程原理2.2.1电路符号表示非门与门或门异或门BDABD-F1常用符号A-VO-AF-FBA-&A-A->1F一FF国标符号-AARB-B-F=A+BF=AOB逻辑表达式A= NOT AF=A·B图2-3常用逻辑门符号与现有国标符号的对照

2.2 低密度PLD可编程原理 2.2.1 电路符号表示 图2-3 常用逻辑门符号与现有国标符号的对照

2.2.1电路符号表示VAPAF=ABDDAAABCD图2-4PLD的互补缓冲器图2-5PLD的互补输入图2-6PLD中与阵列表示F=A+CBD末连接固定连接AC可编程连接图2-7PLD中或阵列的表示图2-8阵列线连接表示

2.2.1 电路符号表示 图2-4 PLD的互补缓冲器 图2-5 PLD的互补输入 图2-6 PLD中与阵列表示 图2-7 PLD中或阵列的表示 图2-8 阵列线连接表示

2.2低密度PLD可编程原理2.2.2 PROMW.AoFoW.地址存储单元FA译码器阵列·WF4m-1p=2n图2-9PROM基本结构

2.2.2 PROM 图2-9 PROM基本结构 地址 译码器 存储单元 阵列 . . . A0 A1 An1 W0 W1 Wp1 F0 F1 Fm1 n p  2 2.2 低密度PLD可编程原理

2.2低密度PLD可编程原理2.2.2 PROMPROM中的地址译码器是完成PROM存储阵列的行的选择其逻辑函数是：W。= An-l... AiAoW, = An-1... AiAoW44

2.2.2 PROM 2 1 1 1 0 0 1 1 1 1 1 0 0 . W A A A W A A A W A A A n n n n           PROM中的地址译码器是完成PROM存储阵列的行的选择， 其逻辑函数是： 2.2 低密度PLD可编程原理

2.2 个低密度PLD可编程原理2.2.2 PROMF = Mp-1,oWp-I + + Mi,W + Mo,WF = M p-,Wp +.+ M..W + Mo.WFFm-1 = M,W,-I +.-+Mi.--W + Mo..--W-1.m-其中p=2"，而Mp-1.m-1是存储单元阵列第m-1列p-1行单元的值

2.2.2 PROM 其中 p  2 ， 而M p1,m1 是存储单元阵列第 m  1列p  1行单元的值 n 2.2 低密度PLD可编程原理 1 1, 1 1 1, 1 1 0, 1 0 1 1,1 1 1,1 1 0,1 0 0 1,0 1 1,0 1 0,0 0 F M W M W M W F M W M W M W F M W M W M W m p m p m m p p p p                          . . . .