J-K触发器引脚图功能表 入 输 Rd Sd ePJK Qn+1 QA+1 K 1Q 1Q GND 2K 2Q 2Q 2J 0×××11 74LS76 0011 × 0|1 0 10 icp 1sd 1Rd 1 Vo 2CP 2Sd 2Rd 00 Qn Qn 010 101 0 复位、置位端:Rd、Sd 11 QnQn 数据输入端 11××anon 时钟控制端:CP,低电平有效 互补输出端 0、Q
J-K触发器引脚图 功能表 输 入 输 出 Rd Sd CP J K Qn+1 Qn+1 0 0 × × × 1 1 0 1 × × × 0 1 1 0 × × × 1 0 1 1 0 0 Qn Qn 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 Qn Qn 1 1 × × × Qn Qn 复位、置位端： Rd、Sd 数据输入端： J、K 互补输出端： Q、Q 时钟控制端： CP，低电平有效
74LS76逻辑功能的测试 画出实验电路图 连接实验电路 Rd 将CP端接入单次 脉冲 将RdSd、JK接 CP J-K触发器 输入逻辑开关 注意输入端的连K 接顺序
74LS76逻辑功能的测试 • 画出实验电路图 • 连接实验电路 • 将CP端接入单次 脉冲 • 将Rd Sd 、J K接 输入逻辑开关 • 注意输入端的连 接顺序 J-K 触发器 Rd J CP K Sd Q Q