§6-1 概述 §6-3 单稳态触发器 §6-4 多谐振荡器 §6-5 555定时器及其应用 §6-2 施密特触发器

§5-1 概述 §5-2 时序逻辑电路的分析方法 §5-3 若干常用的时序逻辑电路 §5-4 时序逻辑电路的设计方法

§4-1 概述 §4-3 触发器的逻辑功能及其描述方法 §4-2 触发器的电路结构与动作特点

§3.1 概述 §3.2 组合逻辑电路的分析和设计 §3.3 若干常用的组合逻辑电路 §3.4 组合电路中的竞争—冒险现象

§2-1 概述 §2-2 二极管、三极管、MOS 管开关等效电路 §2-3 最简单的与、或、非门电路 §2-5 CMOS门电路 §2-4 TTL门电路

§1-1 概述 §1-2 逻辑代数中的三种基本运算 §1-3 逻辑代数的基本公式和常用公式 §1-4 逻辑代数的基本定理 §1-5 逻辑函数及其表示方法 §1-6 逻辑函数的公式化简法 §1-7 逻辑函数的卡诺图化简法 §1-8 具有无关项的逻辑函数及其化简

一、设计输入 1、建立My_dff.gdf图形设计文件 （1)建立图形设计文件

硬件执行:并发执行(VHDL本质) 仿真执行:顺序执行、并发执行 分为两大类:顺序( Sequential)描述语句 并发( Concurrent)描述语句

一、什么是VDL? VHDL VHSIC (Very High Speed Integrated Circuit) Hardware Description Lanquage

6.18位加法器的设计 1、设计思路 多位加法器的构成方式:并行进位 串行进位 并行进位:速度快、占用资源多 串行进位:速度慢、占用资源少