一、卡诺图化简法直观方便，过程简单明了，但只适合于变量数<=4的函数。 二、Q-M(Quine-McCluskey) 法和卡诺图法的化简思路是一致的:两相邻最小项可以合并,消去一个变量. [1952，1956]

一、把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 二、译码器就是把一种代码转换为另一种代码的电路

一、组合逻辑电路某一时刻的输出只取决于此时刻的输入。 二、时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入(历史状态)。 三、因此记忆元件(Memory Devices)是时序逻辑电路的基本元件

数字量与模拟量 数字信号与模拟信号 十进制、二进制、八进制、十六进制及不同数制之间的相互转换 原码、反码和补码的概念及补码运算 十进制代码、格雷码和ASCII码 考试要求： 1、掌握不同数制之间的相互转换； 2、了解二进制算术运算特点、方法； 3、了解8421码（BCD码）的概念和特点

2.2 半导体二极管和三极管的开关特性 2.2.1 半导体基本知识 2.2.2 PN结的形成及特性 2.2.3 半导体二极管 2.2.4 特殊二极管 2.2.5 半导体三极管——双极型三极管 2.2.6 MOS场效应管 本征半导体与本征激发 MOS管的基本开关电路

11.1 概述 11.2 D/A转换器 11.3 A/D转换器

10.1 概述 10.2 施密特触发器 10.3 单稳态触发器 10.4 多谐振荡器 10.5 555定时器及其应用

8. 1 概述 8.2 现场可编程逻辑阵列（FPLA） 8. 3 可编程阵列逻辑（PAL） 8. 4 通用阵列逻辑（GAL） 8. 5 可擦除的可编成逻辑器件（EPLD） 8. 6 复杂的可编程逻辑器件（CPLD） 8. 7 现场可编程门阵列（FPGA） 8. 8 在系统可编程通用数字开关（ispGDS） 8.9 PLD的编程

7.1 概述 7.2 只读存储器( ROM ) 7.3 随机存储器( RAM ) 7.4 存储器容量的扩展 7.5 用存储器实现组合逻辑函数

6.1 概述 6.2 时序逻辑电路的分析方法 6.4 时序逻辑电路的设计方法 6.3 若干常用的时序逻辑电路 6.5 时序逻辑电路中的竞争-冒险现象