§5.2半导体存储器 半导体存储器的结构 1、存储器的组成 存储器由数以千计的基本存储0或1的电 路组成。这些存储电路必须有规则地组合 起来——存储体。一般构成矩阵形式存 储矩阵
§5.2 半导体存储器 一 ﹑半导体存储器的结构 1﹑存储器的组成 • 存储器由数以千计的基本存储0或1的电 路组成。 这些存储电路必须有规则地组合 起来——存储体。一般构成矩阵形式——存 储矩阵
一般由N个bi位构成并行存取的存储单元,为 了区分不同的存储单元,应给它编个号一一地址 为了从数据较多的存储单元中选取某一个单元, 必须进行一一地址译码,如容量为64K=216,必须 有16位地址,存储器必须对16位地址译码以 选择单元。即要接收CPU的N位地址,经译码后产 生2N个地址选择信号,实现对片内存储单元的选 址
• 一般由N个bit位构成并行存取的存储单元，为 了区分不同的存储单元，应给它编个号——地址， 为了从数据较多的存储单元中选取某一个单元， 必须进行——地址译码，如容量为64K=216，必须 有16位地址，存储器必须对16位地址译码以 选择单元。即要接收CPU的N位地址，经译码后产 生2 N个地址选择信号，实现对片内存储单元的选 址
为了扩展存储器,常将多片存储器的数据线 并联到数据总线上(挂到总线上)。一一所以 必需是三态缓冲器输出,以使本片未选中时,处 于高阻状态。 在计算机对存储器进行读/写操作时由CPU的 RD/和芯片选择信号CS对存储器进行控制 控制逻辑。——接收片选,形成对内部的读/写 操作
• 为了扩展存储器，常将多片存储器的数据线 并联到数据总线上（挂到总线上）。——所以 必需是三态缓冲器输出，以使本片未选中时，处 于高阻状态。 • 在计算机对存储器进行读/写操作时由CPU的 RD／WR和芯片选择信号CS对存储器进行控制—— 控制逻辑。——接收片选，形成对内部的读/写 操作
地址译码器 存储矩阵 态缓冲器 D 控制逻辑 /WR Cs片选信号
A0→ 地 → 存 三 DO A1→ 址 . 储 态 . . 译 . 矩 缓 . . 码 . 阵 冲 . . 器 → 器 Dm An1→ 控制逻辑 RD/WR CS片选信号
2.存储器结构 从使用角度来看,存储器有两种结构方式一字结构和 位结构 ①字结构→存储矩阵内部的基本电路存放一个字的所有 位 ②位结构→存储矩阵内部的基本电路存放各个不同字的 同一位
2. 存储器结构 • 从使用角度来看,存储器有两种结构方式---字结构和 位结构. ① 字结构→存储矩阵内部的基本电路存放一个字的所有 位. ② 位结构→存储矩阵内部的基本电路存放各个不同字的 同一位